搜索资源列表
primetime
- 这是ＶＨＤＬ语言编写的延时测试程序，用来测定ＣＰＬＤ的性能指标-This is the VHDL language delay the test procedure used to determine the performance CPLD
FIR_vhdl
- 基本FIR滤波器的VHDL源代码及其测试程序。-basic FIR filter VHDL source code and testing procedures.
VGA_example
- FPGA/cpld 控制显示器显示 VHDL源码 内有测试程序
source_2.8a.tar
- i8051 vhdl 文档，还有测试程序，包括所有指令测试，和外围测试
continue_wave_radar
- 一个连续波雷达的VHDL实现程序，用VHDL编写，带有测试激励文件
SVPWM
- 这是一个对电机进行SVPWM调速控制的VHDL源代码程序,包括了rtl主程序和测试sim仿真程序
kpjsj
- 次源码实现一个扩频接收机系统，用VHDL语言编写，并且有完整得测试程序
VGA_STUDY--OK
- VGA 测试程序，可显示彩色条纹，用vhdl语言编写，经过测试，运行稳定，带有注释！
usb
- 使用68013的测试程序，包含68013固件程序（采用slave FIFO bulk同步读写，EP2 OUT，EP6 IN），驱动，PC端测试用程序。CPLD的VHDL代码
RS232uart(VHDL)
- 256字节深度的RS232串口程序,共分4个模块,顶层文件\\FIFO程序\\串口收和串口发.经过测试已用于产品.可靠!
viterbi
- 一个完整的viterbi编码程序，使用vhdl语言编写，还有测试程序
uart全套vhdl程序
- uart全套vhdl程序 测试过，完全能用
ppm.rar
- ppm编码，本程序为编码的硬件语言的实现，包含测试文件，同时编译便可出结果,ppm coding procedures for the encoding of the language of the hardware implementation, including test papers, the results will be compiled at the same time
uart.zip
- uart串口通信程序，用状态机实现的；测试通过，并且实践过,uart
EEPROM_RD_WR.rar
- 本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) ，这样可以有一个完整的EEPROM的控制模块和测试文件，本文件通过测试。,This procedure includes: EEPROM of the functional model (eeprom.v), read/write EEPROM acts of verilog HDL modules (e
FIFO_TD
- FIFO的VHDL测试程序,在Modelsim下完全可以运行-The test_bench of fifo
fpga-vhdl-lcd1602
- fpga 1602测试程序 vhdl语言-fpga 1602测试程序
PLL41yuan
- 迭代检测vhdl测试程序，用于迭代检测算法的测试激励-Iterative Detection vhdl test procedures, test stimuli for iterative detection algorithm
RS232--TEST--VHDL
- 自己编写的程序，自己做的板子，并且调试成功了，可以下载使用的很好的测试程序。-I have written a program, do their own board and debugging successful, the program can be downloaded for use. .
Alter官方FFT程序(使用Verilog编写)
- 其主要使用verilog编写fft程序主体，之后通过quartus和matlab实现对fft程序的测试，可以很好做到自动化验证(The main use of verilog prepared fft main program, and then achieved by quartus and matlab fft program testing, you can do a good job of automated verification)