CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - asic

搜索资源列表

  1. i2c_slave_model

    0下载:
  2. I2C从控制器verilog代码,主要用于混合信号ASIC的寄存器配置接口(I2C slave module in verilog)
  3. 所属分类:其他

    • 发布日期:2017-12-19
    • 文件大小:3072
    • 提供者:wafergao
  1. kovshp

    0下载:
  2. 街机缺失文件,包括a0540.rom a0600.rom a0601.rom a0602.rom b0540.rom b0600.rom kovsh_v100_china.asic m0600.rom p0600h.rom t0600.rom(Arcade missing files, including a0540.rom, a0600.rom, a0601.rom, a0602.rom, b0540.rom, b0600.rom, kovsh_v100_china.asic,, m0600.
  3. 所属分类:其他

    • 发布日期:2017-12-25
    • 文件大小:21825536
    • 提供者:onlymic
  1. kovshxas

    0下载:
  2. 街机缺失文件,包括a0603as.rom assg_v202cn.rom b0601as.rom kovassg_v100_china.asic(Arcade missing files, including a0603as.rom, assg_v202cn.rom, b0601as.rom, kovassg_v100_china.asic)
  3. 所属分类:其他

    • 发布日期:2017-12-26
    • 文件大小:3917824
    • 提供者:onlymic
  1. I2Csalve.v

    0下载:
  2. Modified I2C salve design 1. Asynchronous design: ASIC or FPGA design option 2. 8 bits CSR RW interface: 0~15, address and control 3. PAD not included 4. Altera CPLD verified
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:2048
    • 提供者:ph5077
  1. avs_aes_latest

    0下载:
  2. This is source code for something very important that is AVS AES standard hardware code for implementation both ASIC and FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-03
    • 文件大小:1351680
    • 提供者:rajban
  1. SystemVerilog for Design(Second Edition)

    0下载:
  2. 本文档用于使用systemverilog系统硬件描述语言做ASIC设计,深入浅出,易懂(The doc is using systemverilog system harward descr iption language to do ASIC design.The doc is easy to read,for new bird in this fact.)
  3. 所属分类:通讯编程

    • 发布日期:2018-01-06
    • 文件大小:2354176
    • 提供者:zuige2011
  1. mux四选一

    0下载:
  2. mux四选一及译码器:MUX电路在数字集成电路被广泛使用,作为寄存器或者其他电路的输入选择控制。也是ASIC设计中的基本门电路之一。(MUX four selection one and decoder)
  3. 所属分类:其他

    • 发布日期:2018-01-07
    • 文件大小:2048
    • 提供者:W*ei
  1. modelsim se 10.1a crack

    0下载:
  2. Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。(Mentor's ModelSim, the industry's best HDL language simulation
  3. 所属分类:VHDL/FPGA/Verilog

  1. firmware

    0下载:
  2. firmware100.bin from asic box
  3. 所属分类:嵌入式Linux

    • 发布日期:2018-01-10
    • 文件大小:1855488
    • 提供者:deathknight226
  1. kern

    0下载:
  2. kern.bin image from asic box
  3. 所属分类:其他

    • 发布日期:2018-01-10
    • 文件大小:1424384
    • 提供者:deathknight226
  1. os

    0下载:
  2. os.bin os extra applications from asic box
  3. 所属分类:其他

    • 发布日期:2018-01-10
    • 文件大小:1055744
    • 提供者:deathknight226
  1. tmp

    0下载:
  2. tmp.bin from asic box
  3. 所属分类:其他

    • 发布日期:2018-01-10
    • 文件大小:1152000
    • 提供者:deathknight226
  1. extra

    0下载:
  2. extra.bin additional files from asic box
  3. 所属分类:其他

    • 发布日期:2018-01-10
    • 文件大小:191488
    • 提供者:deathknight226
  1. Low_power_design_and_power_aware_verification

    0下载:
  2. Book about low power asic design.
  3. 所属分类:其他

    • 发布日期:2018-04-30
    • 文件大小:1840128
    • 提供者:nguyentl
  1. LDPC码编译码算法的研究与实现_陈石平

    1下载:
  2. 本文首先回顾了LDPC码的发展历程和现状,介绍了LDPC码检验矩阵的构造、编 译码原理。在对编译码作了深入探讨和分析后,接着进行了RU算法编码和长码编码 的FPGA实现;根据二叉树的性质,提出了一种长码编码的ASIC优化设计的方法,节省 了大量硬件资源;论文详细阐述了CORDIC算法原理以及LDPC码译码中所采用的指 数函数和反双曲正切函数的FPGA实现:CORDIC内核及前后处理单元设计、仿真、综 合及数据分析,这对LDPC码的译码具有很重要的意义,为用数字VLSI来实现LDPC的
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1529856
    • 提供者:斯蓝蓝
  1. cypress硬件设计指南

    0下载:
  2. 赛普拉斯的EZ-USBFX3™是新一代USB 3.0 外设控制器,可提供集成且灵活的功能。FX3 具有一个可进行完全配置的并行通用可编程接口GPIF II,它能够与任何处理器、ASIC 或FPGA 连接。它可轻松无缝地连接到多种常用接口
  3. 所属分类:微处理器(ARM/PowerPC等)

« 1 2 ... 13 14 15 16 17 18»
搜珍网 www.dssz.com