搜索资源列表
timer0_2
- CPLD+MCU电压采集系统 测试程序+原理图\测试程序\定时器\用定时器T0方式1控制LED闪烁-CPLD+ MCU voltage acquisition system Schematic test procedure+ \ Test Programs \ timer \ timer T0 Mode 1 control with LED flash
Max_Plus_II-_tutorial
- Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者
cpldPdsp
- 里面有的DSP+CPLD的板子的原理图 代码 以及资料 十分的详细-Some inside the board DSP+ CPLD schematic details of the code and data are
ALTERA_USB
- altera usb制作资料 包括原理图软件及硬件程序语言-altera cpld usb Blaster
Linux-driver-development2
- 作者：华清远见嵌入式学院。《Linux设备驱动开发详解》（08&09年度畅销榜TOP50）第2章、驱动设计的硬件基础。本章讲解底层驱动工程师必备的硬件基础，给出了嵌入式系统硬件原理及分析方法的全景视图。2.1节讲解微控制器、微处理器、数字信号处理器以及应用于特定领域的处理器各自的特点。2.2节对嵌入式系统中所使用的各类存储器与CPU的接口、应用领域及特点进行了详细讲解。2.3节讲解常见的外设接口与总线的工作方式，包括串口、I2C、USB、以太网接口、ISA、PCI和cPCI等。嵌入式系统硬件电路
MAX_II_board_schematics
- max ii CPLD 开发板的原理图。 CPLD硬件开发好资料-schematic of max ii demo board
debounce_1_Sch
- 用QuartusII原理图形式编写的按键消抖程序,分频产生100Hz的按键采样时钟,采样时钟周期为10ms, 按键按下的时间与产生低电平信号的时间相等,按键按下的时间与LED灯亮的时间相等-*Project Name :debounce_Sch *Module Name :debounce_Sch *Target Device :Any Altera FPGA/CPLD Device *Clkin : 50MHz *Desisgner : zhaibin *D
Sheet
- CPLD开发原理图Digital Electronic Design Automation Workshop on Rapid Prototyping using a CPLD Lucky Dip Machine using the Digilent X-Board-Digital Electronic Design Automation Workshop on Rapid Prototyping using a CPLD Lucky Dip Machine using the Digilent
qiduanxianshiyima
- 利用译码程序在FPGA/CPLD中实现16进制数的译码显示.通过EDA原理图设计方法利用prim库中7448芯片进行7段译码显示-Using decode program FPGA/CPLD realized in hexadecimal number decoding display. Through the EDA principle diagram design method using the prim library 7448 chips for 7 period of decodin
MAX_II_RevC_brd
- Altera CPLD开发板原理图和PCB -Altera CPLD
7128
- 1、掌握运算器的数据传输方式。 2、掌握74LS181的功能和应用。 3、学习并掌握利用CPLD器件通过原理图进行算术逻辑单元的设计。 1、完成16位不带进位位算术、逻辑运算实验。按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。 2、通过原理图配置EPM7128的内部电路结构，使其替代分离的算术逻辑运算单元的设计。 -A master computing device data transmission. 2, to grasp the features an
suntraker
- 用CPLD为核心的太阳光角度追踪系统电路原理图+VHDL程序-CPLD as the core of the sun tracker circuit schematic+VHDL program
DSPPCPLDkaifabandianluyuanlitu
- 本文件是DSP+CPLD开发板电路原理图，是从事电路开发研究的经典电路哈，可以直接拿来画电路板！-This document is DSP+CPLD development board circuit schematic, is engaged in the research and development of circuit classic circuit Kazakhstan, can be directly used to draw the board!
CarRecord
- 汽车行驶状态记录仪，包括单片机和CPLD的代码，及原理图-Vehicle traveling state recorder, including MCU and CPLD code and schematic
Car-driving-state-recorder
- 汽车行驶状态记录仪，包括单片机和CPLD的代码，及原理图-Car driving state recorder, including single chip microcomputer and CPLD code, and principle diagram
FPGA_CPLD-SHC
- FPGA_CPLD-SHC多款FPGA CPLD开发板的原理图，很好的线路设计参考-FPGA_CPLD-SHC Variety of FPGA CPLD development board schematics, a good reference circuit design
Mini51_Os
- 基于51单片机和CPLD实现的示波器，实现数据采集与显示，测量。含有完整的介绍资料和期间选择及原理图。-Based on 51 MCU and CPLD implementation oscilloscope, data acquisition and display, measurement. Containing a complete introduction and during the selection and schematics.
Protel-Schematic
- Dsp2812和CPLD组成的开发板原理图-Dsp2812 and CPLD development board schematics
DSPPMP3
- DSP5402原理图及一段cpld小程序-DSP5402 schematic diagram and a cpld applet
GPS
- 本程序实现功能为接受GPS接收机时间信息，并编码形成IRIG-B时间码，同时跟设备总线通过485进行通信。包括原理图，单片机程序及CPLD程序。-This program implements functionality GPS receiver for receiving the time information, and encoding IRIG-B time code is formed, while with the device 485 to communicate via the