搜索资源列表
MEdia_control_i2c
- 将来自MAC的GMII8B码进行8B/10B编码。FPGA输出10路10B码的数据，如有必要，可配置外挂SDRAM，FPGA还得实现SDRAM控制器，-Will come from the MAC' s GMII8B codes 8B/10B encoding. FPGA output 10 Road 10B code data, if necessary, can be configured to plug SDRAM, FPGA have to realize SDRAM contro
TurboSimu
- Turbo码编码译码器的研究及其FPGA实现.sdf -Turbo
VHDLbaseddesignofmusicplayer
- 在EDA开发工具Quartus II 6.0平台上，采用VHDL语言层次化和模块化的设计方法，通过音符编码的设计思想，预先定制乐曲，实现动态显示乐曲演奏电路的设计，并在此基础上，基于同一原理，使此电路同时具备了简易电子琴的功能，使基于CPLD/FPGA芯片的乐曲播放数字电路得到了更好的优化，提高了设计的灵活性和可扩展性。- Based on the QuartusII-the EDA development tool, this design has adopted the method of
ManchesterEncoding
- FPGA实现的曼切斯特编码 VHDL语言-Manchester Encoding based on FPGA
verilogcodingstyleforefficientdigitaldesign
- 编码风格的好坏对程序的健壮性有很大的影响，本文介绍了一些好的FPGA程序设计的风格，可以逐步模仿，最终形成规范的设计风格。-Coding style is good or bad the robustness of the process has a great influence, this article describes some of the good style of FPGA programming, can be gradually imitate and eventually
spi_verilog
- spi接口的verilogHDL编码，用于fpga与单片机的spi总线通讯-spi interface verilogHDL coding
RS
- 基于FPGA的RS编码，包括RS码的编码原理，RS电路的设计与实现-FPGA-based RS code, including the RS, the coding principle, RS Circuit Design and Implementation
8B10BEncodeDecode
- 基于FPGA的8B10B编解码程序，内含编码和解码文件-FPGA-based 8B10B decoding process, encode and decode files containing
Realization_of_FPGA_for_LDPC_encoding
- 低密度奇偶校验码(简称LDPC码)是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE 8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据-Abstract：Low．density parity·check code(LDPC code)is a kind of linear eror
chap2_encode
- FPGA学习例程-VHDL语言实现的编码器-FPGA Encoder learning routines-vHDL
m_decoder
- 恢复以曼彻斯特编码格式输入的mdi信号成实际数据并存储在双端口RAM后以中断方式通知DSP读取数据，所需双端口RAM程序可以从相应的FPGA编译系统中产生-A return to the Manchester encoded signal is input into the actual data mdi and stored in the dual-port RAM notify the DSP after the break to read the data, the required du
dsp
- WCDMA中频FPGA DSP处理程序，DSP采用TMS320C6203，完成FPGA的调制参数配置和各物理信道编码数据的发送。-DSP program fot WCDMA middle-frequency FPGA. Use TMS320C6203 as DSP chip.
incoder8_3
- 赛灵思fpga 8-3编码器的驱动与程序实现-fpga 8-3ENCODE
Channel_EstimationMIMO
- 本文对MIMO技术中的信道估计、空时编码和单载波频域均衡技术（SC-FDE）及其在FPGA上的实现进行了深入的研究-In this paper, MIMO channel estimation techniques, space-time coding and single-carrier frequency domain equalization (SC-FDE) and its implementation on FPGA-depth study carried out
63986089LDPC
- 数字电视传输系统中LDPC码编码器的研究与FPGA实现，详细介绍了编译码原理以及具体的实现过程-Digital TV transmission systems of LDPC encoder and FPGA implementation, detailing the encoding and decoding as well as specific realization of the principle
turbo_encoder
- 在赛灵思的FPGA上实现turbo码的编码程序,使用Verilog语言实现。-Implemented on Xilinx FPGA in the turbo coding principle, the use of Verilog language.
8.12MASKmadebyVHDL
- 利用FPGA实现基带编码源代码，大家有兴趣可以参考啊！-MASK made by VHDL
ViterbiFPGA
- 探讨了CDMA 数字移动通信中的差错控制问题, 研究用约束度K = 9 的卷积编码 和最大似然V iterbi 译码的差错控制方案. 在V iterbi 译码算法中, 提出了原位运算度量、保 存路径转移过程和循环存取幸存路径等方法, 能有效地减少存储量、降低功耗, 使得K = 9 的V iterbi 译码算法可在以单片XC4010 FPGA 为主的器件上实现, 其性能指标符合CD2 MA 数字移动通信IS 95 标准要求. 文中给出了实测的算法性能, 讨论了FPGA 具体实现
UHF-RFID-CRC
- 本文首先研究了IsO／IECl8000．6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式，对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析，并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨，重点研究了ISo／IECl8000．6标准中采用的数据保护与校验技术，即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
4-1-6
- HDB3编码的verilog实现，已在FPGA上实现全部功能。-HDB3 coding verilog implementation in FPGA to achieve full functionality.