搜索资源列表
doubleportram
- 高速双端口RAM的vhdl实现。包含仿真波形
DPRAM
- 利用vhdl编写的双端口Ram程序，不带数据纠错处理
ram_dual
- 使用VHDL设计的ram,可以参考
ref-ddr-sdram-verilog.zip
- sdram的verilog的源码实现,sdram verilog source code realizes
RAM_256x8
- RAM 256x8bits code in VHDL
DDR_FLASH_VHDL_Verilog
- FPGA DDR 外部RAM 读写的verilog代码，以及FLASH的vhdl代码-DDR SRAM READ AND WRITE VERILOG CODE ,FLASH VHDL CODE ,FPGA
cpu
- vhdl编的cpu，自己的课程验收实验，微指令实现，流程详细。存储，加减基本运算均有，乘法使用位移相加法得到。其中excel有微程序控制信号的编码，储存ram编写，控制器rom编写等-vhdl code of cpu, its acceptance test program, microcode implementation process in detail. Storage, addition and subtraction are the basic operations, multipl
syncram_2p
- 这个一个基于amba总线的双端口ram的vhdl语言程序-The amba bus-based dual-port ram in vhdl language program
roms
- 一个简单的ram的VHDL描述，希望对大家有点帮助-A simple ram s VHDL descr iption, I hope all of you a little help
ShiftRegister
- Shift register verilog code
all_ram_20081116.tar
- vhdl cod for ram.For sp3e
DPRM
- a simple ram using vhdl platform provides to create a fine ram mamory .
n_hui3128
- 用VHDL写的一个动态RAM读写程序，包括工程文件可直接便用，多次用项目中。-Use VHDL to write a dynamic RAM reading and writing processes, including project documents can be directly used, several projects.
adc_30hz
- VHDL内部RAM+1KHZ+480点压缩算法+找最大值-VHDL internal RAM+1 KHZ+480 points to find the maximum compression algorithm+
DEMO_45_RAM
- 这是描述一个ram的vhdl语言，很经典的哦-This is the descr iption of a ram in vhdl language it beautiful
ddfsdemo
- 直接数字频率合成器（Direct Digital Frequency Synthesizer：DDFS）的VHDL程序,开发环境是QuartusII,系统时钟为50MHz，由PLL产生DDFS的工作时钟166.67MHz,地址位宽为24位，频率字为20，相位字为10，RAM用于存储查找表，其地址位宽为10，数据位宽为8。-Direct Digital Frequency Synthesizer ( DDFS) of the VHDL program, the development enviro
lpm_ram
- altera LPM_RAM的使用,有简单的程式和模拟结论.大家写的时候可以参考.-altera LPM_RAM the use of a simple programming and simulation findings. we can refer to when writing.
fifo_ram
- 同步fifo， 基于FPGA的VHDL编程，已调试。-fifo-ram