搜索资源列表
SIN_fashengqi
- 2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（
MC145163PDDS
- MC145163P型锁相频率合成器的原理与应用-MC145163P - PLL frequency synthesizer and application of the principle
DDS_sin
- 用VHDL语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。-VHDL DDS Direct Digital Frequency Synthesizer Design using sinusoidal RAM table achieve controllable frequency sinusoidal digital signal, compile, through simulation.
flame09101086
- 基于51单片机的频率合成设计论文【同学捐助】 基于51单片机的频率合成设计论文【同学捐助】-SCM Frequency Synthesizer Design thesis students donor [51] Based on SCM Frequency Synthesizer Design [thesis students donor --
钢琴模拟
- 一个钢琴模拟软件-a piano synthesizer software
freetts-1.2.1-tst
- speech synthesizer with JSAPI(Java Speech API). Source:http://sourceforge.net/projects/freetts
imskpe-1.0beta7-win32-full
- klatt共振峰语音合成器，可以修改模型参数达到修改合成语音音质的目的。该程序采用gtk开发，可跨平台使用-Formant voice synthesizer, model parameters can be amended to meet the synthetic voice quality purposes. The program uses gtk development, the use of cross-platform
发射部分采用锁相环式频率合成器技术
- 发射部分采用锁相环式频率合成器技术， MC145152和MC12022芯片组成锁相环，将载波频率精确锁定在35MHz，输出载波的稳定度达到4×10-5，准确度达到3×10-5，由变容二极管V149和集成压控振荡器芯片MC1648实现对载波的调频调制；末级功放选用三极管2SC1970，使其工作在丙类放大状态，提高了放大器的效率，输出功率达到设计要求。,Part of the launch phase-locked loop frequency synthesizer using technolog
frequency_changes_arising_from
- 产生8位m序列，控制频率合成器产生频率变化的高频载波,8 m sequence generated to control the frequency synthesizer frequency changes arising from the high-frequency carrier
ISE_lab17
- 本实验使用 XILINX 提供的IP 核，并例化该IP 核来实现正弦信号发生器的功能。由于 ISE 中有DDS（Direct Digital Synthesizer 5.0）IP 核，因此只需要编写一个顶层文件来调用 Core Generator 生成的IP 即可。-This study provides the IP core using the XILINX, and cases of the IP core to achieve the sinusoidal signal gene
PhaseNoise.rar
- 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。,Fractional-N technology to s
RDA5802_03_datasheet_v2_0.rar
- The RDA5802/03 is a single-chip broadcast FM stereo radio tuner with fully integrated synthesizer, IF selectivity and MPX decoder. ,The RDA5802/03 is a single-chip broadcast FM stereo radio tuner with fully integrated synthesizer, IF selectivity and
nRF2401
- nRF2401是单片射频收发芯片，工作于2.4～2.5GHz ISM频段，芯片内置频率合成器、功率放大器、晶体振荡器和调制器等功能模块，输出功率和通信频道可通过程序进行配置。nRF2401适用于多种无线通信的场合，如无线数据传输系统、无线鼠标、遥控开锁、遥控玩具等。 -nRF2401 is a monolithic RF transceiver chip, working in the 2.4 ~ 2.5GHz ISM band, frequency synthesizer chip, p
RecordableCV.pde
- The Atmega328 code for a synthesizer module which records and plays back Control Voltages.
Drawn_CV_Envelope.pde
- Arduino Code for a Synthesizer Module that remembers envelope shapes and outputs CVs in a loop.
lc72131
- sanyo pll 收音控制IC LC72131资料-Sanyo AM/FM PLL Frequency Synthesizer datasheet
DDSCHU
- 应用硬件描述语言VHDL实现DDS（数字式频率合成器），可以直接应用，下载过到FPGA中，实现过。-Application of Hardware Descr iption Language VHDL realization of DDS (digital frequency synthesizer), can be applied directly, downloaded into the FPGA, achieving over.
DPLL
- 数字锁相环频率合成器的vhdl实现的源代码-Digital PLL Frequency Synthesizer vhdl source code to achieve
FPGA-DDS
- 在FPGA内，以查表方式实现频率直接合成器（DDS）功能。verilog源代码-In the FPGA in order to achieve the look-up table means the direct synthesizer frequency (DDS) feature. verilog source code
HOWTHEPROSDEVELOPDSP
- 美国一位资深工程师根据自己20多年的经验编写的一本DSP硬软件开发的书籍,详细讲解了DSP开发整个过程,包含分析\构架\评估\硬件\代码的编写\调试,很值得学习!-Too many books on embedded software development deliver conceptually elegant models of the development process, but lack the down-to-earth details of how to actua