CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - verilog 滤波器

搜索资源列表

  1. CIC.rar

    0下载:
  2. CIC梳状滤波器verilog源码,包括积分器,下抽级以及梳状滤波器三个部分。,CIC comb filter verilog source code, including the integrator, under the pump, as well as comb filter class is in three parts.
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-28
    • 文件大小:947
    • 提供者:张佳培
  1. baseband_verilog.rar

    2下载:
  2. verilog实现的基带信号编码,整个系统分为六个模块,分别为:时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器,verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:26940
    • 提供者:刘新
  1. ourdev_573514

    0下载:
  2. 高通滤波器的verilog实现,对初学者设计FIR有好处,分布式算法-Verilog implementation of high-pass filter, FIR design is good for beginners, distributed algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:306143
    • 提供者:吴锦干
  1. verilogFIR

    0下载:
  2. 本源码为Verilog的FIR数字滤波器 测试后性能很不错的-The source of the FIR digital filter for the Verilog test performance is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:638633
    • 提供者:123
  1. crc_interp_2_single

    0下载:
  2. 单级cic数字积分梳妆滤波器实现,格式.v代码,verilog语言编程-Single-stage CIC filter dressing integral digital format. V code, verilog language programming
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-28
    • 文件大小:960
    • 提供者:docaviar
  1. cic3_decimator

    0下载:
  2. 用Verilog语言实现积分梳状滤波器(CIC)设计-Achieve integration with Verilog language comb filter (CIC) design
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-10
    • 文件大小:860
    • 提供者:钟跃民
  1. base_fir

    0下载:
  2. 使用verilog 写的FIR滤波器,里面并有matlab程序,是从altera官网下来的。。希望对大家游泳。-Use verilog to write the FIR filter, which have matlab and procedures, are down from the official website of the altera. . Everyone would like to swim.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:21474
    • 提供者:xiaoLEE
  1. 11_FIR

    0下载:
  2. 11阶滤波器的verilog编程语言,可很好的实现滤波功能。-11-order filter verilog programming language, can achieve very good filtering.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3251
    • 提供者:周祥娟
  1. xugc

    0下载:
  2. cic512 5阶cic滤波器,抽取12倍,的verilog程序,已经通过仿真验证 -5CIC
  3. 所属分类:Other systems

    • 发布日期:2017-04-10
    • 文件大小:742
    • 提供者:黄锦港
  1. fir

    0下载:
  2. 用verilog实现fir滤波器,实现了一个8阶的fir滤波器-design the fir filter use verilog lanuage
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-30
    • 文件大小:802
    • 提供者:叶敏
  1. HBWDCF0428

    0下载:
  2. 11阶滤波器的verilog基本代码描述-verilog code of 11-tap filter
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-04
    • 文件大小:1809
    • 提供者:钱慧
  1. fir8

    0下载:
  2. 用verilog编写的8阶串行fir滤波器-verilog vhdl fir
  3. 所属分类:DSP program

    • 发布日期:2017-04-05
    • 文件大小:983
    • 提供者:2000flash
  1. da_fir

    0下载:
  2. 分布式FIR程序Verilog语言,数字滤波器设计-DAfir
  3. 所属分类:Other systems

    • 发布日期:2017-05-10
    • 文件大小:2072784
    • 提供者:吴知
  1. fir

    0下载:
  2. 利用Verilog语言编写的FPGA作为数字fir滤波器的程序,在编译器中调试通过,可以作为模块调用。-the model of fir digital cr which is written of verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:792
    • 提供者:saul
  1. fir

    0下载:
  2. 使用verilog语言实现的fir滤波器,使用了内部的触发器资源,优化。-Verilog language used to achieve the fir filter, the use of internal resources of the flip-flop, and optimize.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:1452
    • 提供者:liang jianbing
  1. firfilterverilog

    0下载:
  2. 用VERILOG语言实现的FIR数字滤波器-VERILOG language with the FIR digital filter
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:243906
    • 提供者:叶少朋
  1. Verilogdigitlefilter

    0下载:
  2. 用verilog代码实现在数字滤波器,可以综合。-verilog code for digital filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1117565
    • 提供者:刘晓志
  1. fft

    0下载:
  2. 用verilog语言编写的基于DA结构的滤波器的实现-filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:569441
    • 提供者:陈丽华
  1. verilogFir

    0下载:
  2. 基于Verilog+HDL的FIR数字滤波器设计与仿真 -Verilog+ HDL based on the FIR digital filter design and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:167726
    • 提供者:王楚宏
  1. fir

    0下载:
  2. fir 滤波器 Systems generator 实现并转化为verilog语言-fir Filter Systems generator to achieve and into verilog language
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-12
    • 文件大小:2671982
    • 提供者:lynn
« 1 2 3 4 5 6 78 9 10 11 12 ... 15 »
搜珍网 www.dssz.com