CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - verilog hdl

搜索资源列表

  1. fpadd

    1下载:
  2. 利用verilog hdl编写的浮点加法器运算单元,单精度。-Verilog hdl prepared to use floating-point adder computing unit, single-precision.
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-16
    • 文件大小:12452
    • 提供者:孟军
  1. Verilog_HDL_progamming

    0下载:
  2. Verilog-HDL程序设计实用教程收集,内容丰富,设计技巧多样。-Verilog-HDL Design Tutorial practical collection, rich in content and variety of design skills.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:40601635
    • 提供者:liuxing
  1. BEIHANGVerilogjiaocheng

    0下载:
  2. 北航Verilog教程. Verilog HDL基本结构 数据类型及常量、变量 运算符及表达式 语句 赋值语句和块语句 条件语句 ... -BUAA Verilog Tutorial. Verilog HDL data types and the basic structure of constants, variables and expression operator assignment statements and conditional stat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2350532
    • 提供者:黄虎
  1. miaobiao

    0下载:
  2. 用Verilog HDL编写的秒表设计,可以实现百分之一秒,十分之一秒,秒,十秒等功能。-Verilog HDL prepared with a stopwatch designed to achieve the hundredth of a second, one-tenth of seconds, seconds, 10 seconds and other functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6332
    • 提供者:maylag
  1. alu

    0下载:
  2. 设计带进位算术逻辑运算单元,根据74LS181功能表,用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能,编辑实验原理图,在算术逻辑单元原理图上,将其扩展为带进位的算术逻辑运算单元,对其进行编译,并设计波形对其进行仿真验证,最后下载验证-Design into the digital arithmetic logic operation unit, in accordance with menu 74LS181 with Verilog HDL hardware desc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:667999
    • 提供者:623902748
  1. Revised_Verilog_code

    1下载:
  2. 简弘伦:Verilog HDL IC设计核心技术实例详解 源代码,更新版本-Honglun Jian, Revised Edition. Source coude of " Core Techniques of IC design"
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:508258
    • 提供者:阿光
  1. I2C19861208888

    0下载:
  2. i2c总线模拟,verilog hdl编写的总线模拟控制程序-i2c bus simulation, verilog hdl prepared bus analog control procedures
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-05
    • 文件大小:11701
    • 提供者:韩永高
  1. verilog_HDL_examples

    0下载:
  2. 本书介绍了大量verilog HDL程序设计的实例,对于verilog语言学习者和从事相关工作的工程师来说,都有一定的学习和参考价值。-The book introduced the verilog HDL programming a large number of examples, the verilog language learners and engineers engaged in related work both in terms of learning and a certai
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:113267
    • 提供者:
  1. Verilog-HDL-code

    0下载:
  2. verilog 经典例子的源码 非常适用于初学verilog的朋友们-classic example of verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:51635
    • 提供者:李晨
  1. IOcontrol

    0下载:
  2. 输入输出控制的状态机,verilog HDL源码-Input and output control state machine, verilog HDL source
  3. 所属分类:Other systems

    • 发布日期:2017-04-10
    • 文件大小:523
    • 提供者:小黑
  1. i2c.tar

    0下载:
  2. I2C verilog HDL code including test environment
  3. 所属分类:Other systems

    • 发布日期:2017-04-05
    • 文件大小:702673
    • 提供者:richman
  1. i2_cmaster

    0下载:
  2. verilog HDL i2c主机代码-verilog HDL i2c host code
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:1230
    • 提供者:李爱国
  1. VERILOG.HDL

    0下载:
  2. Verilog 硬件描述语言. 很好的学习HDL语言的书籍资料.-Verilog HDL , a very good book for learning Verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4169538
    • 提供者:包宇
  1. RAM_Examples

    0下载:
  2. Verilog hdl code for representing ram and rom "memory" using many methods
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:5068
    • 提供者:Muftah
  1. verilog

    0下载:
  2. Verilog HDL程序设计教程常用verilog模块,特别好的学习资料-" Verilog HDL Programming Guide" verilog modules used, in particular, good learning materials
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:5028
    • 提供者:buaabuaa
  1. traffic

    0下载:
  2. 一个很好的交通灯控制的Verilog HDL实现方式,包括LED显示部分。-A good control of traffic lights to achieve the Verilog HDL, including the LED display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1041
    • 提供者:keke
  1. VerilogHDL

    0下载:
  2. 入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版,绝对的好书!!! -classical book Verilog HDL Synthesis A Practical Primer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7377662
    • 提供者:sunwen
  1. state

    0下载:
  2. verilog HDL下有限状态机(FSM),麻雀虽小,但五脏俱全!值得一看-under the verilog HDL Finite State Machine (FSM), the sparrow may be small, but is a fully-equipped! Worth a visit! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:59553
    • 提供者:wang
  1. verilog_all

    0下载:
  2. Verilog HDL 详细教程,很适合初学者使用。-Verilog HDL detailed tutorial, it is suitable for beginners to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3077999
    • 提供者:徐孟秋
  1. verilog

    0下载:
  2. Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。   Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外,Verilog HDL语言提供了编程语言接口,通过该接口可以在模拟、验证期间
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-20
    • 文件大小:32106713
    • 提供者:杨恩源
« 1 2 3 4 56 7 8 9 10 ... 50 »
搜珍网 www.dssz.com