搜索资源列表
singt
- 基于fpga的正弦信号发生器，VHDL语言写的-Based on fpga sinusoidal signal generator, VHDL language
jiyuVHDLshizhongchengxu
- 基于VHDL的时钟、正弦波和方波实验报告-VHDL-based clock, sine and square wave experiment report
dds
- DDS数字函数信号发生器，采用VHDL编写，可以产生正弦波、锯齿波、三角波信号，信号的频率和相位都可调。-DDS Digital Function Generator using VHDL write, you can produce sine, sawtooth, triangle wave signal, the signal s frequency and phase are adjustable.
ALTERA@FPGA@example
- 基于ALTERA的几个VHDL实例，如FPGA单片机，DDS的正弦信号发生器，FPGA视频监控-VHDL example：such as DDS Sine signal generator
dds
- 这是个基于dds的正弦波发生器的程序，用vhdl语言编写， 希望对大家有用。 -This is a sine wave generator based on dds program, using vhdl language, want to be useful.
DDS
- DDS的正弦函数源代码实现。VHDL的源代码-dds vhdl you undersand you you you must understand and 20 gou le ba
design
- 基于vhdl的dds发生器，精度可达到1Hz，包含正弦波，三角波，方波-DDS based on VHDL,display resolution 1Hz, include sine wave,triangular wave, square wave
sinx
- 完整的正弦波频率产生，详细的源程序以及完整仿真，对学习vhdl及eda很有帮助，在modelsim中仿真-Complete sine wave frequency generator
singen
- 利用vhdl在quartusii中编写的正弦信号发生器，并在quartusii中进行了仿真-Using the VHDL in a QuartusII in the preparation of the sinusoidal signal generator, and makes simulation in QuartusII
fsk_tz
- vhdl实现FSK调制，本次毕业设计的数据速率 1.2kb/s，要求产生一个1.2kHz的正弦信号，对正弦信号每周期取100个采样点，因此要求产生3个时钟信号：1.2kHz（数据速率）、120kHz（产生1.2kHz正弦信号的输入时钟）、240kHz（产生2.4kHz正弦信号的输入时钟）。基准时钟已由一个外部时钟120MHz提供，要得到前面三种时钟，就需要首先设计一个模50的分频器产生240kHz信号，再设计一个二分频器，生产一个120kHz的信号，然后再前面的基础上再设计一个模100的分频器，
zheng_xian_bo
- 用Quartus II 9.0 产生正弦波的VHDL源代码。-Quartus II 9.0 VHDL source code of the sine wave.
sanjiaobo
- 三角波生成 和 正弦的 vhdl的语言编写-The preparation of the triangle wave generation and sinusoidal VHDL language
DDS
- DDS正弦波形发生器，VHDL语言描述！-DDS sine waveform generator, VHDL language descr iption!
sinout
- VHDL的正弦信号发生器设计，功能大家都知道了！！就不用说了呀-VHDL design of the sinusoidal signal generator, function as we all know it! ! Needless to say it! !
spwm_gen
- 正弦脉宽调制SPWM波的产生VHDL代码与相关IP核产生与说明，-Nuclear generation and descr iption of the sinusoidal pulse width modulation SPWM wave generated VHDL code and related IP
LIA
- 该vhdl代码用两个rom模拟产生两路正弦波，并设计了一个乘法器将两路正弦波相乘。-The two vhdl code with two rom analog sine wave and design a multiplier to multiply two sine wave.
DDSVHDLCODE
- 本人收集的多个VHDL语言编写的正弦波发生器以及SPWM程序。-I collected multiple VHDL language of sine wave generator SPWM program.
DDS
- FPGA，基于VHDL语言，用于ROM查找表的方式，实现DDS，能够输出正弦，方波，锯齿波，方波四种波形，可以改变幅值和频率。-DDS based on FPGA(VHDL)
Multi-function-waveform-generator
- 本系统应用VHDL语言及MAX+PLUS II仿真软件利用自顶向下的设计思想进行设计，结合示波器加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器，它具结构紧凑，性能稳定，设计结构灵活，方便进行多功能组合的特点，经济实用，成本低廉。具有产生四种基本波形脉冲信号（方波、三角波、锯齿波和正弦波），且脉冲信号输出幅度及输出频率可调，对于方波信号，还可以实现占空比可调。通过软件仿真和硬件测试都得到了预期的结果。-The system using VHDL language
xinhao
- 简易信号发生器，可输出三种波形，递增锯齿波发生器模块，正弦波发生器模块，方波发生器模块，波形选择器模块，vhdl-Simple signal generator can output three waveforms, incremental sawtooth generator module, the sine wave generator module, a square wave generator module, waveform selector module, vhdl