搜索资源列表
dds
- 累加器的描述，已经通过实验成功，可以用于波形发生器中
jsj
- 计算机组成课程设计实验报告按照要求设计指令系统，该指令系统能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式。从而可以想到如下指令：
main.rar
- 飞思卡尔 XS128脉冲累加器a使用例程，实现脉冲累加记录功能,freescal xs PulsA
ComputerOrganizationandStructure
- 研制一台性能如下的实验计算机： (1) 能使用键盘和打印机两种外设 (2) 运算器采用单累加器多寄存器结构。 (3) 能实现PC相对寻址和变址器变址寻址这两种操作寻址方式，指令系统中有相应的指令。 如： SJMP rel (PC) + rel -> PC LD A,addr[Rx] (addr + (Rx)) -> A 提示：需要自己设置IAB到IDB的数据缓冲通路 (4) 指令系统中有子程序调用指令（CALL add
6
- 研制一台性能如下的实验计算机。 （1） 具有键盘和打印机两种外部设备。 （2） 外设和内存统一操作指令，程序查询法使用外设。 （3） 运算器采用单累加器多通用寄存器结构。 （4） 操作数寻址方式有： 直接地址寻址 立即数寻址 寄存器直接寻址 寄存器间接寻址 （5） 指令系统至少含有以下指令： -Development of the performance of a computer experiment is as follows. (1) with
7
- 2.1.1 实验计算机的外设需求： 该实验计算机具有键盘和打印机两种外部设备。外设和内存统一操作指令，程序查 发使用外设。 2.1.2实验计算机运算器结构： 运算器采用单累加器多通用寄存器结构 2.1.3实验计算机功能和用途： 可对键盘输入的两个2位十进制数进行四则运算，由打印机输出结果；能执行键盘输入的奇数i (i=1-255)回打出来并存入100H号开始的内存单元中 -2.1.1 Experimental computer peripheral n
Desktop
- DDS数字频率合成DDS由相位累加器、正弦查找表、D／A转换器和低通滤波器组成 -DDS DDS DDS from the phase accumulator, sine look-up tables, D/A converter and low-pass filter composed of
Sample3
- 輔以java語法做四則運算，用累加器的觀念，作數字的總和。-Supplemented with java syntax to do four operations, using the concept of accumulator for sum of the figures.
dds
- 块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据dds频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 -In the programming step, the electronic
DDS
- 基于FPGA的DDS的相位累加器详细介绍,是VHDL编程,利用quartus2平台.-Design of Direct digital synthesis Signal Generator
cpu
- 包括1) 时钟发生器 2) 指令寄存器 3) 累加器 4) RISC CPU算术逻辑运算单元 5) 数据控制器 6) 状态控制器 7) 程序计数器 8) 地址多路器 -1) clock generator 2) instruction register 3) accumulator 4) RISC CPU arithmetic logical unit 5) of the data controller 6) state controller 7),
main
- 累加器以邪恶年后和技术第三阶段大奖赛的计算机的-fkgkggkhk
1
- 已知BUF单元有一个单字节无符号数X，按要求编写一程序段计算（无符号子数据），并将其存于累加器-BUF unit known to have a single-byte unsigned number X, according to calculations prepared in a block (unsigned child data), and stored in the accumulator
[2]simplecalculator
- 计算器累加器，可视化界面，采用C#编程，可以显示累加结果以及累加过程-Calculator accumulator, visual interface, using C# programming, you can display the process of cumulative results and the cumulative
Private-Sub-Command1
- 数字累加器，可键盘输入，也可鼠标操作。是初学者的练习，不要见笑了-Digital accumulator keyboard input, but also the mouse. A beginner' s exercise, do not laugh at the
event-structure
- 利用labview的事件结构，实现累加器的功能。-Labview using the event structure to achieve the accumulator function.
Tdiaanzizhonnh
- 这是我在学习过程中编的数字钟的原程序源码，含各种时钟模块，，和计数器，累加器等，能直接下载，已经编译通过! 可直接使用。 -This is a series of digital clock in the learning process of the original program source code, containing a variety of clock module, and the counter, accumulator, etc., can be downloaded
用verilog编写的sigma-delta adc例子
- 累加器实现艾哈空间哈卡哈尽快啊哈卡哈卡快捷回复哈哈哈看(Accumulator implementation)
addcontrolk
- 累加器，适用于数字频率合成器的时钟模块，输出一个阶梯状的信号(Accumulator is suitable for the clock module of the digital frequency synthesizer, and outputs a ladder like signal.)
流水线乘法累加器设计
- 调用寄存器LPM,流水线加法器LPM,流水线乘法器LPM等模块实现一个8位流水线乘法累加器。(Call a register LPM, pipelined adder LPM, pipeline multiplier LPM and other modules to achieve a 8 bit pipelined multiplication accumulator.)