搜索资源列表
Verilog_Hdl48FIR
- verilog hdl fir 48阶-verilog hdl fir
VerilogHDL
- 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
atribute_fir
- 分布式的FIR的verilog功能代码编写,该FIR为四阶的典型功能描述!-verilog
da_fir
- 分布式FIR程序Verilog语言，数字滤波器设计-DAfir
FIR
- This implementation of Low power Finite Impulse response filter design and implemented in Verilog-This is implementation of Low power Finite Impulse response filter design and implemented in Verilog
fir
- fir 滤波器 Systems generator 实现并转化为verilog语言-fir Filter Systems generator to achieve and into verilog language
TverilogFIRh
- 基于verilog的FIR滤波器程序设计（调试过的的）-verilog ， -Verilog program of FIR filter design (debug)-Verilog,
FIR_lowpass
- FIR 滤波器 verilog 语言编写 很实用-FIR filter design
da_fir
- 基于verilog的分布式算法FIR滤波器 有两个文件 一个用来生成查找表-FIR filter using Distributed Algorithm.
FIR
- 一个不错的数字滤波器verilog源码，希望大家能用的上-A good digital filter verilog source
filter
- verilog implementation of structural FIR filter. Contains testbench, including sample data and coefficients.
da_fir
- 基于FPGA分布式算法FIR滤波器verilog代码 （本人 小论文 代码，通过验证） 本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。 为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(F
proiect
- Fir filter implemented in verilog and tasted. also conteins the implementation in simulink
fir4btp
- 4tap FIR filter in verilog code
8fir
- 这是一个verilog语言描述的8阶fir滤波器-8firFILTERdesign
filter
- 大神写的FIR滤波器，verilog所写，短小精悍，易读懂！-Great God wrote the FIR filter, verilog written, short and pithy, easy to read!
fir
- A classic FIR filter implemented using Verilog HDL on the Xilinx software-A classic FIR filter implemented using Verilog HDL on the Xilinx software
基于FPGA和IP核的FIR低通滤波器
- 用verilog语言实现数字电路低通滤波器(Implementation of digital circuit low-pass filter using Verilog language)