搜索资源列表
Project1-DDS
- 直接频率和成DDS，可以在Altera的FPGA下载实现-directly into DDS frequency and can be downloaded from Altera FPGA Implementation
DDS
- 详细介绍DDS的基本工作原理，并给出实际中常用的几款芯片的使用方法。
DDS
- dds->9954的pcb供大家参考,这个扳子我调通了的可以放心开办
dds
- 基于DDS的高性能信号源的设计 是pdf格式的哦
DDS.RAR
- DDS的原理介绍，以一个dds的设计为例，含有modelsim的仿真结果
DDS
- FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
dds
- 该文章是一篇优秀的论文。详细的讲述了DDS的原理，并设计出了一种DDS电路。
stc-dds
- stc89c52单片机 dds模块驱动程序stc89c52单片机 dds模块驱动程序-stc89c52 driver stc89c52 SCM SCM module dds dds Module Driver
dds
- dds signal generator with at90s2313
dds
- DDS波形发生器，可产生三角波、方波、三角波源程序。-DDS waveform generator can produce the triangular wave, square wave, triangle wave source.
DDS
- 基于DDS技术的函数波形发生器设计，适合用fpga设计波形发生器用-Based on DDS technology function waveform generator design, suitable for FPGA design with Waveform Generator
dds
- matlab下实现的DDS发生器，可观察其发生信号的波形，频谱。 运行前请先输入 global theta theta=0 -matlab implementation of the DDS generator, may happen to observe the signal waveform, spectrum. Please enter a pre-operational global theta theta = 0
hem.dds
- dds编程代码 希望对别人有帮助 其功能是根据dds的原理编写，实现其功能模块-dds vhdl
dds
- 基于DAC0832的单片机模拟DDS低频信号-DAC0832-based simulation of single-chip low-frequency signals DDS
DDS
- 该程序为用C语言控制DDS芯片，该程序已经通过了验证-The procedures for the use of C language to control DDS chips, the verification procedures have been adopted
DDS
- 这个一个基于FPGA的DDS原代码 可以生成正弦和余弦两种波形-This is a DDS code bepend on FPGA ,it can generate two waves.
DDS
- 基于dds原理产生频率信号,输入一个基准信号即可产生任意高于其频率的信号(Generation of frequency signals based on the DDS principle)
DDS
- DDS的字长决定了正弦/余弦基准信号样点的个数和所产生频率信号的量化精度。 最小频率间隔决定了DDS所能产生信号的最小频率。DDS所产生信号的频率为最小频率间隔的整数倍。(The word length of the DDS determines the number of sample points of the sine / cosine reference signal and the quantization accuracy of the generated frequency si
DDS
- 用FPGA实现的DDS，用法简单，波形稳定(DDS is implemented using FPGA)
DDS
- 描述了verilog实现的DDS信号发生器，可以经过FPGA验证，包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证，可以实现信号发生器的基本功能。希望大家珍惜，并好好学习。(Describes the Verilog implementation of the DDS signal generator, which can be verified by FPGA, including code implementation and writing. Code can be