搜索资源列表
DES-pipeline
- 主要介绍算法的实现方式和流水线实现，而且有详细的原理介绍，推理，源码和仿真结果
3DES_FPGA
- 介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
liushui
- 流水线调度算法，不是很好的，请下在，以来用依靠机下
m5_1.1.tar
- linux下基于c++的处理器仿真平台。具有处理器流水线，功能，时序精确等特点。-linux under c++-based simulation platform for the processor
MIPS
- MIPS-lite Simulator 流水线模拟器实现-MIPS-lite Simulator pipeline simulator to achieve
FastDLX
- FastDLX模拟器是一个用C语言编写的，结构精简、功能全面的DLX模拟器，除了模拟DLX流水线的全部功能外，它还能够模拟分离的指令Cache和数据Cache的行为。-FastDLX is a DLX monitor
AES-pipelined-architecture
- AES算法，采用FPGA实现，重点描述了流水线设计，使用才方法使加解密具有很高的吞吐率-An AES crypto chip using a high-speed parallel pipelined architecture
cpu
- cpu流水线代码，完整实现所有指令，包含top顶层文件的实现和仿真代码-cpu lines of code, complete implementation of all the instructions, including the implementation and simulation code top top level file
three-pipelined-SM4
- 单轮三级流水结构SM4算法，该结构电路比传统流水线具有明显的资源消耗优势，而且比单轮迭代SM4算法具有更快加解密运算速度，实现更大的吞吐率。-Single round three pipeline structure SM4 algorithms, the circuit structure than conventional lines, with obvious advantages of resource consumption, and more than a single iterat
jiemr480
- 可以获得CPU的缓存大小,流水线数等等30多项CPU的特性-Can get the CPU cache size, number of lines and so on more than 30 characteristics of the CPU