搜索资源列表
条形码生成及解析工具
- 条形码的生成，与解析工具，条形码的生成，是基于.net开发的，可以旋转任意角度，放大1倍，2倍，3倍，解析是相对于生成的条件解析的，平台是Borland C++ Builder，有些文件还是不能解析。-barcode generation, and analysis tools, bar code generation, is based. Net development, arbitrary rotation angle, zooming a times, two times, three t
clk
- 现代电子系统课程设计 基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。 （1）基本要求： a．频率范围：1Hz～4kHz，频率步进为1Hz，输出频率可预置。 b．A、B两路正弦信号输出，10位输出数据宽度 c．相位差范围为0～359°，步进为1.4°，相位差值可预置。 d．数字显示预置的频率（10进制）、相位差值。 （2）发挥部分 a．修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。 b．输出幅度峰峰值0.1～3.0V，步距0
Costa_sss
- 科斯塔斯环 有助于载波同步的研究 锁相 载频3.563MHz，初始频率3.5628MHz 绘图显示具体的循环锁相过程 绘图显示相位变化-Costas reference for carrier synchronization fc0=3.563MHz,fc=3.5628Mhz show the process of synchronzation and phase change with figure.
11111
- 1,能输入并建立多项式 2,输出多项式,输出形式为整数序列:n,c1,e1,c2,e2,...,cn,en,其中n是多项式的项数 3,多项式a和b相加,建立多项式a+b 4,多项式a和b相减,建立多项式a-b 5,计算多项式在x处的值 6,计算器的仿真界面-1, to enter and establish polynomial 2, the output polynomial, the output form of an integer sequence: n,
suoxianghuan
- 1.了解锁相环的工作原理。 2、学习使用Cyclone器件中的嵌入式锁相环。 3、掌握数字存储示波器的使用方法。 4、测试嵌入式锁相环输出信号的特性。 -1. To understand the working principle of phase-locked loop. 2, learning to use Cyclone devices in the embedded phase-locked loop. 3, the digital storage oscilloscop
tps51632-regulator
- Regulator driver for TPS51632 3-2-1 Phase D-Cap Step Down Driverless Controller with serial VID control and DVFS.
udp
- 客户端之间发送PING报文，客户端接受其他客户端的PING报文，回复信息。 个人想法：通过UDP连接，客户端与服务器建立连接，登录只要用户名（不能重复），能从服务器查询在线用户。-There are four main components to phase 2: 1) Add functionality to send “ping” messages over UDP and listen for echo responses, in order to
ibefull
- 完整的IBE可运行程序。包括原始的ibe文件夹，IBE方案的4个阶段，已经需要阅读的三个TXT文件。-an full version of ibe scheme,including the original ibe file , the four phase of ibe scheme and 3 manual text files
OAPHQC27
- 用C语言编写的在Simulink环境下对3相交流逆变器进行数值仿真的S函数源代码(Written in C language in the Simulink environment numerical simulation of three phase ac inverter S function source code)
bomblab
- bomblab实验 第三到第五关 A档实验报告(bomblab phase 3-5 A class lab reports)