CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 通讯/手机编程 搜索资源 - SPI VHDl slave

搜索资源列表

  1. SPI_verlog

    0下载:
  2. VHDL 语言实现的串转并 SPI 等等 实现-The SPI bus is a 3 wire bus that in effect links a serial shift-- register between the master and the slave . Typically both the-- master and slave have an 8 bit shift register so the combined-- register is 16 bits. Whe
  3. 所属分类:Com Port

    • 发布日期:2017-04-05
    • 文件大小:1017
    • 提供者:向东
搜珍网 www.dssz.com