搜索资源列表
uart2iic
- UART转I2C的Verilog HDL代码，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
demo_24c01a
- 24C01A的Verilog HDL仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
VerilogHDL
- verilog举例，参考价值较大，可以学习参考用-verilog example, a larger reference value
verilogHDL
- RS（31，15）译码关键步骤的veilog HDL算法实现，包括关键方程求解，错误位置估计，错误值计算等-RS (31,15) decoding a key step in the algorithm veilog HDL, including key equations, position estimation error, error value, such as
RS232_Interface
- verilogHDL串口逻辑,波特率为96-verilogHDL serial interface logic
RX_SYN
- OFDM接收机新型同步算法的实现，采用verilogHDL语言，经测试性能良好-OFDM receiver to achieve the new synchronization algorithm, using verilogHDL language, good performance tested
RX_RS_DEC
- OFDM系统新型RS编解码的verilogHDL设计，经测试误码率性能提高-OFDM system verilogHDL new RS codec design, improved bit error rate performance tested
RS_CC_ENC
- OFDM系统新型CC编解码的verilogHDL设计，与RS编码级联，经测试误码率性能提高-OFDM system verilogHDL new CC codec design, coding and RS cascade, tested BER performance improvement
CRC5_CRC16_USB
- USB2.0数据包CRC 16，TOKEN令牌包是CRC5，VerilogHDL代码 多项式y=1+x^2+x^15+x^16; y=1+x^2+x^5; 只是串行1位的代码， 并行8位，16位没有上传(USB CRC 16 , VerilogHDL code polynomial(0_2_15_16); polynomial(0_2_5))