搜索资源列表
C54X低通滤波器汇编文件
- 此汇编文件为TMS32054X系列处理器,进行低通滤波运算的汇编源程序。--This program is to do low filter wave calculation for TMS32054X series CPU.
FIR低通滤波器部分模块
- 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db.用MAXPLUS2设计与仿真。-This is a FIR LPF, with -30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
可以用的滤波器
- 一个无源二阶低通滤波器,改变电阻与电容值可以改变截止频率,已试过,好用。,A passive second-order low-pass filter and change the resistance and capacitance values can change the cut-off frequency has been tried, easy to use.
Dsp_c.rar
- dsp算法40例,包括fft、滤波器、谱运算等 1. 将模拟滤波器转变为数字滤波器。 2. 由得到幅频响应 。 3. 用Burg算法求AR模型的参数。 4. 由AR模型参数得到功率谱。 5. 用Levinson算法求解Yule-Walker方程以得到 阶AR模型的参数 。 6. 实现双线性Z变换。 7. 设计巴特沃斯模拟低通滤波器,求出转移函数 。 8. 设计切比雪夫I型模拟低通滤波器,求出转移函数 。 9. 直接由定义求 点复序列 的DFT 。 10.利用经典的Cooley
filter_verilog.rar
- 用verilog实现的低通滤波器,输入输出精度为64位,并附有测试程序。,Use verilog to achieve a low-pass filter, input and output accuracy of 64, together with testing procedures.
IIR
- IIR数字低通滤波器,已在DSP试验箱上实现,希望能对大家有帮助-IIR digital low-pass filter has been implemented on the DSP Chambers, hoping to be helpful to everyone
fir
- verilogHDL编写的低通滤波器模块,在ISE软件中仿真过-verilogHDL prepared by low-pass filter module, in the ISE simulation software have been
Fourier filter
- 程序包中包括Chebyshev低通滤波器、巴特沃斯模拟低通滤波器、Cholesky分解、DFT算法、FFT算法,可以直接移植到嵌入式系统或DSP中实现。-Package includes Chebyshev low-pass filter, Butterworth low-pass filter simulation, Cholesky decomposition, DFT algorithm, FFT algorithm, can be directly transplanted to the
firlpfilter
- 这是一个基于CCS平台的FIR低通滤波器程序,适用于TMS320C54X系列芯片,希望和大家探讨-This is a CCS-based platform FIR low-pass filter process, applicable to TMS320C54X series chips, would like to explore
rmfilter
- 低通滤波器在QUARTUS7.0开发环境下的文本与框图结合的实现方法的源代码-Low-pass filter QUARTUS7.0 development environment in the text and diagram combination of methods to achieve source code
dsp6FIR
- 滤波器采样频率为600Hz ,截止频率100Hz 的10阶低通滤波器。并用汇编语言设计一个实现上面要求的FIR 滤波器 (2)要求设计滤波器采样频率为8000Hz ,截止频率500Hz 的40阶低通滤波器。用C语言设计一个实现上面要求的FIR 滤波器 -Filter sampling frequency of 600Hz, the 10 cut-off frequency 100Hz-order low-pass filter. Design and assembly language
TheDesignofFIRFilterBasedonFPGA
- 从分析FIR 数字滤波器的原理和设计方法入手,主要针对基于FPGA 实现数字滤波器乘法器的算法进行了比较研究,并通过一个8 阶FIR 低通滤波器的具体设计,简要分析比较了几种算法的优越性和缺点,从而充分发掘和利用FPGA 的高速特性。-From the analysis of FIR digital filter design theory and approach, mainly based on the realization of digital filter FPGA multiplie
FIR
- FIR低通滤波器,已在DSP试验箱上测试通过,希望对大家有帮助-FIR low-pass filter has been tested in the DSP chamber passed, want to help everyone
83390078DDS
- DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器(LPF)。频率累加器对输入信号进行累加运算,产生频率控制数据X(frequency data或相位步进量)。相位累加器由N位全加器和N位累加寄存器级联而成,对代表频率的2进制码进行累加运算,是典型的反馈电路,产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器,以供查表使用。读出的数据送入D/A转换器和低通滤波器。-DDS works
DSPlowpass
- DSP芯片的低通滤波器,CCS软件编译通过-DSP lowpass-filter use CCS download
FirAlgs
- 本代码用C语言实现了有限冲击响应低通滤波器的设计。-The code used C language to implement low-pass finite impulse response filter design.
fir滤波器
- 实现ccs软件fir低通滤波器仿真的c语言程序(C language program for CCS software FIR low pass filter simulation.)
LPF
- 基于ADS硬件仿真平台,实现了一个低通滤波器的设计(Based on ADS, a low pass filter is designed.)
滤波器实验报告
- 设计一个 1MHz 的 FIR 低通滤波器。 要求: ① 时钟信号频率 16MHz; ② 输入信号位宽 8bits,符号速率 16MHz ③ 要求在 Matlab 软件中进行 FIR 滤波器浮点和定点仿真,并确定 FIR 滤波器抽头系数 ④ 写出测试仿真程序。(Design a 1MHz FIR low pass filter. Requirements: (1) clock signal frequency 16MHz; (2) input signal bit width
低通滤波器-加速度计
- 低通滤波-加速度计,详细代码,数据结果 ,数据说明(Low pass filter - accelerometer)