CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 卷积码 系统

搜索资源列表

  1. gongcehngsheji_477-2

    0下载:
  2. 使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真-use of the VHDL simulation software in achieving RSC (recursive convolution system) code encoding and decoding hardware simulation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6276
    • 提供者:李超
  1. nonsystem

    0下载:
  2. Generate trellis data of a rate-1/n convolutional encoder.卷积码1/n的编码器,注意生成的是非系统码。-Generate trellis data of a rate-1/n convolutional encoder. Convolutional codes 1/n of the encoder, the attention generated by the non-system code.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:4752
    • 提供者:戈津生
  1. smldPe55_cnv

    0下载:
  2. 信号处理方面的 源代码,卷积码通信系统的蒙特卡罗仿真函数,-Signal processing, source code, convolutional code communication system of the Monte Carlo simulation function
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:696
    • 提供者:宫翔
  1. UHF-RFID-CRC

    1下载:
  2. 本文首先研究了IsO/IECl8000.6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式,对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析,并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨,重点研究了ISo/IECl8000.6标准中采用的数据保护与校验技术,即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4366124
    • 提供者:HY jian
  1. FPGASquare-RootRaised-CosineFilter

    0下载:
  2. 数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分-FPGA Implementation of Square Root Raised Cosine Pu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:188891
    • 提供者:xing
  1. DATA_CONV_ENCODE

    0下载:
  2. OFDM系统中的多码速卷积码的FPGA实现,可以实现1/2,3/4,2/3等码率!-convolution encoder!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:161672
    • 提供者:刘思成
  1. PBlaackfin_Coa

    0下载:
  2. 一种基于adi blackfin dsp的卷积编码程序源码,,包含多种通信系统中的卷积编码源代码 可直接使用。 已通过测试。 -Based on adi blackfin dsp convolution encoded program source code contains the source code of convolutional coding in a variety of communication systems can be used directly. Has been
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:985186
    • 提供者:
  1. juanjima

    0下载:
  2. 卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。(2,1,8)卷积码在2G、3G通信系统-The convolutional code is used in deep space communication system and a wireless communication system an error control coding. It overcomes the block code and the
  3. 所属分类:SCM

    • 发布日期:2017-12-08
    • 文件大小:6359
    • 提供者:邓纬
  1. generate_trellis_nsc

    0下载:
  2. 实现非递归系统卷积码的编码功能,基于C++平台,包括实现此功能的函数-To achieve non-recursive systematic convolutional code encoding, based on C++ platform, including the realization of this feature function
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:1145
    • 提供者:theCPI
  1. generate_trellis_nsc

    0下载:
  2. 实现非递归系统卷积码的编码功能,基于C++平台,包括实现此功能的函数-To achieve non-recursive systematic convolutional code encoding, based on C++ platform, including the realization of this feature function
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:1185
    • 提供者:anceandt
  1. verilog-juanjima

    1下载:
  2. 卷积码是一种重要的前向纠错信道编码方式,其纠错性能常常优于分组码,且(2,1,7)卷积码已应用于现代卫星通信系统中。Viterbi译码算法能最大限度地发挥卷积码的优异性能。这里采用Verilog  HDL语言设计出(2,1,7)卷积码的编码器模块和基于Viterbi算法的译码器模块,译码器采用全并行结构,译码速度快-Convolutional code is an important forward error correction channel coding method, and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:10240
    • 提供者:邓博于、
搜珍网 www.dssz.com