搜索资源列表
timeconstraint
- VHDL编程中的时序约束问题，有两个PDF文件，讲的很详细，需要的立刻下载-VHDL programming timing constraints, there are two PDF documents, said very detailed, immediately download the
pcbdoc
- 高速PCB设计指南之（一~八 ）目录 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP系统的降噪技术 2、PO
altera_solution
- altera的timing约束文档，很有帮助
time_const
- 时钟约束实验，在xilinx公司的spartan 3E板上通过控制按钮开关来实现对LED的控制
LVDS
- 以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.
Example-b3-1
- 使用Quartus II设计FPGA的应用设计实例 “\\Example-b3-1\\uart_regs\\src”目录下为设计源文件 “\\Example-b3-1\\uart_regs\\core”目录下为Altera的IP宏功能模块 “\\Example-b3-1\\uart_regs\\sim\\funcsim”目录下为功能仿真文件 “\\Example-b3-1\\uart_regs\\sim\\p
constraint_design_and_timing_analysis
- 关于Xilinx_ISE环境下，约束设计和时序分析的应用指南，蛮实用的
PPT_timing-constraint
- PPT的形式演示Xilinx-ISE环境下时序约束的实现个结果
yueshushejixilinx
- 约束设计xilinx培训资料，约束设计xilinx培训资料
FixToFloat.将16位二进制有符号纯小数转换为32位单精度浮点数
- 将16位二进制有符号纯小数转换为32位单精度浮点数。实际应用时，最好加tsu、tco约束条件，速度会快些。,There will be 16-bit binary decimal symbol is converted to pure 32-bit single precision floating point. Practical applications, it is best to increase tsu, tco constraints, the speed will be faste
Untitled.rar
- 《基于平均功率受限和有约束条件注水原理的MIMO联合自适应调制和功率分配算法的主要源代码》," Based on the average power is limited and bound by the conditions of injection of the principle of joint MIMO adaptive modulation and power allocation algorithm is the main source code"
Timing_Closure
- 一份FPGA布局布线的时序约束资料，中文描述-A FPGA placement and routing information on the timing constraints, the Chinese describe the
The-Specification-of-SDC
- 综合约束文件SDC的写法说明 synopsys 出品-Using the Synopsys Design Constraints Format Application Note
pro002_keyboard
- 键盘鼠标的源码及约束（verilog）已用FPGA实现-Keyboard and mouse the source and constraints [verilog] has spent FPGA realize
Structuralparameteroptimizationofbinocular
- 研 究了双目视觉测量系统的结构参数优化问题.对双目视觉测量的有效视场约束条件进行了数学 描述，建立了双目视觉坐标测量系统的数学模型.在考虑像点提取误差的条件下，利用误差理论建立了测量 误差模型，并基于待测量的视场范围要求，定义了测量系统结构参数的优化指标。最后，通过枚举法进行了 优化求解.-Studied binocular vision measurement system to optimize the structural parameters of the problem.
timing_constraint
- 主要介绍xilinxFPGA时序约束的方法和技巧。FPGA开发人员进一步提高的必看资料。-XilinxFPGA timing constraints introduces methods and techniques. FPGA developers to further enhance the information of the must-see.
PMSM
- 本文以三相正弦波驱动的永磁同步电机(PMSM)为研究对象，在深入分析其内在电磁约束关系的基础上，给出了不同坐标系下的运动方程，根据其数学模型，确定了电动车用电机在旋转坐标系下的矢量控制方案。控制系统为电流环和速度环的双闭环系统-In this paper, three-phase sine-wave-driven permanent magnet synchronous motor (PMSM) for the study, in-depth analysis of its intrinsic
TimingConstraint
- xilinx公司提供的关于FPGA硬件设计的额时序约束参考资料-xilinx provided on the FPGA hardware design timing constraints of the amount of reference material
Data_Broadcasting_real_time_query_processing_envir
- 数据广播环境下实时查询处理:现有的实时数据广播研究中，只考虑了具有截止期约束的单个数据请求的调度问题，而支持实时查询处理的数据广播技术尚未得到足够的关注-Data broadcasting environment in real time query processing: the existing broadcasting of real-time data, only consideration with deadline constraints of a single data reque
Nexys4DDR_Master
- Nexys4DDR板子的引脚约束，很好很实用。(Pin constraint of Nexys4DDR board)