CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 阶乘

搜索资源列表

  1. matlab_dystem_in

    0下载:
  2. 二阶系统的最小二乘一次完成算法辨识程序,图形的横坐标是采样时刻i, 纵坐标是输出观测值z, 图形格式为连续曲线-second-order system of least-squares algorithm for a complete identification procedures, graphics abscissa is the sampling time i, longitudinal coordinates of the output value of observation z,
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1966
    • 提供者:小精豆
  1. 16-bit数的偶数奇偶校验

    0下载:
  2. 16-bit数的偶数奇偶校验及阶乘运算,用verilog写-16-bit number of even parity and factorial computation, written using Verilog
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1475
    • 提供者:杨艳
  1. ARM

    0下载:
  2. arm 的编程, 其中有 X次方 阶乘 以及 累加和
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:3472
    • 提供者:侯红看
  1. factorial

    0下载:
  2. 一般来说,任何大于0的正整数n的阶乘等于n与(n-1)的阶乘的积,即n!=n(n-1)!。用(n-1)!的值来表示n!的值其表达式就是一种递归调用,因为一个阶乘的值是以另一个阶乘的值为基础的。 此程序是采用递归调用求正数n的阶乘的程序
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:11611
    • 提供者:王伟
  1. firfilter_da

    0下载:
  2. 分布式算法在实现乘加功能时,是通过将各输入数据的每一对应位产生的部分积预先进行相加形成相应的部分积,然后再对各个部分积累加形成最终结果的,而传统算法是等到所有乘积已经产生之后再来相加完成乘加运算的。与传统串行算法相比,分布式算法可极大地减少硬件电路的规模,提高电路的执行速度。 实现一个FIR滤波器,基于分布式算法 输入数据宽度:8位 输出数据宽度:16位 阶数:16阶 滤波器经转换后(右移16位)的特征参数为: h[0]=h[15]=0000 h[1]=h[14]=
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:2044514
    • 提供者:Eric
  1. Factorial

    0下载:
  2. 实现求一个数N的阶乘,输入一个数检查是否合格,然后将其阶乘的结果输出-To achieve for the factorial of a number of N, type a number to check eligibility, and then output the results of factorial
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-16
    • 文件大小:13729
    • 提供者:解云峰
  1. TheDesignofFIRFilterBasedonFPGA

    0下载:
  2. 从分析FIR 数字滤波器的原理和设计方法入手,主要针对基于FPGA 实现数字滤波器乘法器的算法进行了比较研究,并通过一个8 阶FIR 低通滤波器的具体设计,简要分析比较了几种算法的优越性和缺点,从而充分发掘和利用FPGA 的高速特性。-From the analysis of FIR digital filter design theory and approach, mainly based on the realization of digital filter FPGA multiplie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6372564
    • 提供者:xxxmmmccc
  1. 65jie

    1下载:
  2. 串并FIR滤波器设计:并行FIR滤波器具有速度快、容易设计的特点,但是要占用大量的资源。在多阶数的亚高频系统设计中,使用并行结构并不合算,但亚高频系统需要较高的处理速度,而串行架构往往达不到要求,因此,结合串并这两种设计方法的长处,在使用较少的硬件资源的同时实现了较高的处理速度,这里说明一种65阶八路并行、支路串行FIR滤波器的设计(实际使用了1个乘法器,8个乘累加器,一个累加器)。-String and FIR filter design: parallel FIR filter with a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:12038
    • 提供者:南才北往
  1. VHDL_100_1

    1下载:
  2. 第43例 四位移位寄存器 第44例 寄存/计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍(次)分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-29
    • 文件大小:341282
    • 提供者:zyw
  1. 87

    0下载:
  2. 本设计以STC89C516RD+单片机为控制运算器,以8*6矩阵键盘控制,以12864ZB液晶显示,以9V电池供电。 对于此计算器我用了38个键的矩阵键盘,10个数字键,1个小数点键,1个正负键,4个常用运算键,1个等号键,1个清零键,1个第二功能键,4个三角函数运算键,4个常用公式键,还有8个其它功能键。此计算器与常用计算器无很大差别,其中四则运算、阶乘、百分比、平方、立方、组合、乘方、倒数都可以精确到十位 ,其它运算因为调用到C语言函数库,为浮点型,有效位只有7位。 -The des
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:78183
    • 提供者:huangyanfeng
  1. C_language_programming_algorithm_factorial_classic

    0下载:
  2. C编程实现阶乘的C语言的算法经典代码C language programming algorithm factorial classic code-C of C language programming algorithm factorial classic code
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:1918
    • 提供者:hjk
  1. adder3

    0下载:
  2. 此源代码是基于Verilog语言的七人投票表决器 、2 个 8 位数相乘 、8 位二进制数的乘法 、同一循环的不同实现方式、使用了`include 语句的 16 位加法器 、条件编译、加法计数器中的进程、任务、测试、函数、用函数和 case语句描述的编码器、阶乘运算函数、测试程序 、顺序执行、并行执行,特别是七人投票表决器,这是我目前发现的最优的用硬件描述的源代码。-The Verilog language source code is based on the seven-vote, and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:2048
    • 提供者:王柔毅
  1. jiecheng

    0下载:
  2. 输入一正个数,求它的阶乘!可用于嵌入计算器等-Enter a number, find the factorial!
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:1352
    • 提供者:程纣
  1. RISC-CPU

    0下载:
  2. 精简指令集RISC-CPU 可以实现阶乘运算 verilog代码编写 含有测试平台-Reduced instruction set RISC-CPU test platform can implement written in the factorial operator verilog code contains
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:3288515
    • 提供者:
  1. 32FIRVHDL

    0下载:
  2. 基于FPGA的32阶FIR数字滤波器设计 源程序。设计使用了并行乘法器,运行速度更快,占用内存更小,延迟更小。 -32 order FIR digital filter based on FPGA design source program. Design USES parallel multiplier, faster and less memory, less delay.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2140
    • 提供者:wanzhenyuan
  1. Factorial-large-Numbers

    0下载:
  2. 数据结构中的大数阶乘算法,假设计算机只能存储8位二进制数,原创-Factorial large Numbers of data structure algorithms, assume that the computer can only be stored 8 bit binary number, original
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-17
    • 文件大小:161681
    • 提供者:陆城富
  1. 2008.12.1

    0下载:
  2. 计算大数的阶乘,用的链表和数组的方法。用于学习-Calculation of the factorial of large numbers, using the linked list and array method. For learning
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:1606
    • 提供者:xing160137
  1. calculator111

    0下载:
  2. C++语言实现的一个简易文本计算器,可以进行基本的四测运算和阶乘运算。是C++程序设计原理与实践一书中的一个实例。-C++ language to achieve a simple text calculator which can operate four basic arithmetic operations and factorial.It is an example of the book Programming Principles and Practice Using C++.
  3. 所属分类:SCM

    • 发布日期:2017-04-15
    • 文件大小:5093
    • 提供者:jing743881
  1. CPP_jiecheng

    0下载:
  2. 用C++实现阶乘运算,简单方便,适合初学者使用-With C++ factorial, simple and convenient, suitable for beginners
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1265
    • 提供者:zhui2973951
  1. jiecheng

    0下载:
  2. 利用Verilog语言中的函数调用实现阶乘运算的功能-Function calls use Verilog language implementation of the factorial function computing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:635
    • 提供者:坚果墙
« 12 »
搜珍网 www.dssz.com