CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 2.048

搜索资源列表

  1. sst39vf400

    0下载:
  2. /* Check_SST_39VF400A Check manufacturer and device ID /* CFI_Query CFI Query Entry/Exit command sequence /* Erase_One_Sector Erase a sector of 2048 words /* Erase_One_Block Erase a block of 32K words /* Erase_Entire_Chip Erase the contents o
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:3281
    • 提供者:陈生
  1. ee

    0下载:
  2. 2048点FFT在TMS320C240x定点DSP上的实现2048点FFT在TMS320C240x定点DSP上的实现-2048-point FFT in TMS320C240x fixed-point DSP to achieve the 2,048 points FF T in TMS320C240x fixed-point DSP Implementation
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:172443
    • 提供者:luoqizhu
  1. gen_nx64k

    0下载:
  2. N×64K数控分频模块,可将2.048M时钟分频为一个NX64k的时钟,在E1复用设备上应用。 -N × 64K NC frequency module can be 2.048M NX64k clock frequency for a clock, the E1 multiplexing equipment apply.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:799
    • 提供者:hq
  1. HDB3_coder

    0下载:
  2. 实现了将64K低速NRZ码复接成2.048M高速HDB3码及其解复接过程,同时还用同步状态机剔除假同步和假失步的状态 -Achieved the 64K low-speed NRZ code 2.048M into high-speed multiplexing and demultiplexing HDB3 code then the process also removed using false synchronous state machine synchronization and f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3148921
    • 提供者:陈涛
  1. exer2

    0下载:
  2. 给定一个频率为33MHz的时钟,试利用该时钟得到一个基本均匀的2.048MHz时钟-Given a frequency of 33MHz clock, try to use the clock to get a basic uniform of the 2.048MHz clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:27814
    • 提供者:林涛
  1. TRUYEN-NOI-TIEP-KY-TU-A

    0下载:
  2. Model : PM42L-048-HHC9 Drive Mode : BIPOLAR CHOPPER Drive Voltage : 24.0 V Method : 2-2P Drive IC : UDN2917EB Surge/Current : / 600 mA / Phase (Peak) Coil Resistance : 7.0 Ω Magnet Material : MS70M
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-02
    • 文件大小:61647
    • 提供者:nguyenbao
  1. hdbn

    0下载:
  2. This “core” is actually two cores – an HDB3/HDB2/B3ZS Encoder that converts NRZ data into P and N pulses according to ITU-T G.703, and a HDB3/HDB2/B3ZS Decoder that converts P and N pulses into NRZ data according to ITU-T G.703. Note: HDB2 and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:8840
    • 提供者:fronders
搜珍网 www.dssz.com