CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - Half rate

搜索资源列表

  1. fifo_datapath

    0下载:
  2. verilog实现,串转并通过fifo再并转串,可以满足输入速率自由输出的一半时,输出仍可持续发送-verilog achieved, and through serial switch and switch again fifo Series, Rate free importation to meet half of the output, the output is still sustainable Send
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:2427
    • 提供者:seiji
  1. W29C040.rar

    0下载:
  2. W29C040(512K FLASH)读写程序2007-09-10 11:16很是激动,去年用AT89S52捣弄了半年也没搞定,这次换成C8051f040,也不知道是天见我可怜还是狗运,终于把数据写进去了。想当时到处找的程序都没用,郁闷非常,这次走运成功,拿出来晒晒太阳(虽然也是该的别人的程序,但是好歹能用)。 /*W29C040(512K FLASH)读写程序*/ #include <c8051f040.h> #include <INTRINS.h>
  3. 所属分类:SCM

    • 发布日期:2017-03-27
    • 文件大小:2861
    • 提供者:MrXu
  1. software_uart

    0下载:
  2. Software uart using a general purpose io and an external interrupt pin of an atmel uc. half duplex operation, adjustable baud rate
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1936
    • 提供者:GY
  1. TLC5510

    0下载:
  2. TLC5510是美国德州仪器(TI)公司生产的8位半闪速结构模数转换器,它采用CMOS工艺制造,可提供最小20Msps的采样率。可广泛用于数字TV、医学图像、视频会议、高速数据转换以及QAM解调器等方面。文中介绍了TLC5510的性能指标、引脚功能、内部结构和操作时序,给出了TLC5510的应用线路设计和参考电压的配置方法。-TLC5510 is Texas Instruments (TI) produced eight half-flash ADC structure, which uses
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:1027518
    • 提供者:韦家正
  1. 144

    0下载:
  2. Capacity increase by utilizing half-rate speech codecs becomes very popular with the introduction of AMR
  3. 所属分类:DSP program

    • 发布日期:2017-04-25
    • 文件大小:399036
    • 提供者:Seva
  1. MSP430-uart

    0下载:
  2. 430 UART程序实例 包括初始化代码设置,中断方法实现-Descr iption: This program demonstrates a half-duplex 2400-baud UART using Timer_A3 and a 32kHz crystal. The program will wait in LPM3, echoing back a received character using 8N1 protocal. The 32768 cryst
  3. 所属分类:SCM

    • 发布日期:2017-11-03
    • 文件大小:3240
    • 提供者:fzgh
  1. fifo_datapath

    0下载:
  2. verilog实现,串转并通过fifo再并转串,可以满足输入速率自由输出的一半时,输出仍可持续发送-verilog achieved, and through serial switch and switch again fifo Series, Rate free importation to meet half of the output, the output is still sustainable Send
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-13
    • 文件大小:2476
    • 提供者:dropins
  1. fifo_datapath

    0下载:
  2. verilog实现,串转并通过fifo再并转串,可以满足输入速率自由输出的一半时,输出仍可持续发送-verilog achieved, and through serial switch and switch again fifo Series, Rate free importation to meet half of the output, the output is still sustainable Send
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-13
    • 文件大小:2515
    • 提供者:WhieHou
  1. half_band

    0下载:
  2. 半带滤波器verilog源代码,主要用于采样率变换系统中,采用乘法积累加器,很好的例子,供大家参考-Half band filter verilog code, mainly for the sampling rate conversion system, use the multiplication accumulation adder, a good example, for your reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1348
    • 提供者:张俊
  1. STM32-USART

    1下载:
  2. 在STM32的参考手册中,串口被描述成通用同步异步收发器(USART),它提供了一种灵活的方法与使用工业标准NRZ异步串行数据格式的外部设备之间进行全双工数据交换。USART利用分数波特率发生器提供宽范围的波特率选择。它支持同步单向通信和半双工单线通信,也支持LIN(局部互联网),智能卡协议和IrDA(红外数据组织)SIR ENDEC规范,以及调制解调器(CTS/RTS)操作。它还允许多处理器通信。还可以使用DMA方式,实现高速数据通信。-In the reference manual of S
  3. 所属分类:SCM

    • 发布日期:2017-04-26
    • 文件大小:20905
    • 提供者:王滔
搜珍网 www.dssz.com