CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - High Speed Digital Design

搜索资源列表

  1. 高速电路板设计技巧与帮助

    0下载:
  2. 讲述高速数字电路的设计和布线原理,有很多具体的技巧和经验-on high-speed digital circuit design and wiring principle, there are many specific skills and experience
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1039289
    • 提供者:徐刚
  1. clock

    0下载:
  2. 用高速硬件语言VHDL设计的全功能数字钟,经测试运行稳定-VHDL language used high-speed hardware design full-function digital clock, tested and stable operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2092
    • 提供者:李鑫
  1. Design_of_Traffic_Light_Control_System_Base_on_FPG

    1下载:
  2. 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。-The design method of traffic light control system by using Very- High- Speed Integrated Circuit Hardware Descr iption La
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:73396
    • 提供者:li
  1. High_Speed_Digital_Design

    0下载:
  2. High Speed Digital PCB Design by Mick Grant
  3. 所属分类:SCM

    • 发布日期:2017-05-06
    • 文件大小:1056693
    • 提供者:mahesh
  1. edaVHDL

    0下载:
  2. 数字系统与VHDL程序设计语言 非常高速硬件描述语言, 也就是一种硬件(数字电路)设计语言. 其最大特点是对电路的行为与结构进行高度抽象化规范化,并对设计进行模拟验证与综合优化,使分析和设计高度自动化。 -Digital systems with VHDL programming language very high speed hardware descr iption language, which is a hardware (digital circuit) design langu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4814818
    • 提供者:liz
  1. TheDesignofFIRFilterBasedonFPGA

    0下载:
  2. 从分析FIR 数字滤波器的原理和设计方法入手,主要针对基于FPGA 实现数字滤波器乘法器的算法进行了比较研究,并通过一个8 阶FIR 低通滤波器的具体设计,简要分析比较了几种算法的优越性和缺点,从而充分发掘和利用FPGA 的高速特性。-From the analysis of FIR digital filter design theory and approach, mainly based on the realization of digital filter FPGA multiplie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6372564
    • 提供者:xxxmmmccc
  1. SPMC75_Flash_RW_Demo

    0下载:
  2. 以微处理器MPU为核心组成的通用微机系统;另一分支是发展面向对象的用于实时测控领域的微控制器 MCU,亦称单片微计算机(单片机)。随着超大规模高速集成电路的发展,现代电子技术的设计与应用进入了片上系统SOC(System On a Chip)阶段,从而使单片机的设计与应用技术发生了深刻的变化。SOC的设计要从整个系统的功能及性能出发,把微处理器(MPU)、芯片结构、数字/模拟等外围器件全部放置在一块芯片中,完成整个系统的功能,真正实现"系统单片机"。-Microprocessor MPU as
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:27053
    • 提供者:小柳
  1. Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a

    0下载:
  2. 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案,重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis,简称DDS),并针对各个关键模块算法进行matlab设计仿真,展示仿真结果。其次,研究调制解调系统解调部分的基本原理和各个模块的设计方案,重点研究差分解调,数字下变频和位同步算法,也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真,得出结论。在此基础 上,采用超高速
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5458230
    • 提供者:cai
  1. LAB21

    0下载:
  2. EDA基础_综合实验篇__实验二十一 采用流水线技术设计高速数字相关器-EDA based on comprehensive test papers _ __ pipelined technology experiment 21 high-speed digital correlator design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:952051
    • 提供者:wonder
  1. high-speed-digital-design

    1下载:
  2. 中科大高速数字电路设计--硕士课程--课件-USTC high-speed digital circuit design- Master- Courseware
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-06-19
    • 文件大小:29816251
    • 提供者:祝逸
  1. IO

    0下载:
  2. 轻松实现高速串行IO如果获取 10-Gbps 的 I/O 性能? 高速串行 I/O 可以用于解决系统互联设计挑战。这类 I/O 如果被整合到高度可 编程数字环境中(如 FPGA),您就可以创建原来根本不可能实现的高性能设 计。本书讨论了高速串行设计的方方面面,并提供实例来说明如何实现设计-Easy access to high-speed serial IO If 10-Gbps of I/O performance? High-speed serial I/O can be use
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-14
    • 文件大小:3606917
    • 提供者:王腾
  1. si_chapter

    0下载:
  2. SIGNAL INTEGRITY In the realm of high-speed digital design, signal integrity has become a critical issue, and is posing increasing challenges to the design engineers. Many signal integrity problems are electromagnetic phenomena in nature and he
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:526838
    • 提供者:Cho
  1. TLC5510

    0下载:
  2. TLC5510是美国德州仪器(TI)公司生产的8位半闪速结构模数转换器,它采用CMOS工艺制造,可提供最小20Msps的采样率。可广泛用于数字TV、医学图像、视频会议、高速数据转换以及QAM解调器等方面。文中介绍了TLC5510的性能指标、引脚功能、内部结构和操作时序,给出了TLC5510的应用线路设计和参考电压的配置方法。-TLC5510 is Texas Instruments (TI) produced eight half-flash ADC structure, which uses
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:1027518
    • 提供者:韦家正
  1. SFP-optical-transceiver-PCB-design

    0下载:
  2. 千兆SFP光信号收发卡高速电路PCB仿真设计,介绍了利用SI 仿真设计来进行高速数字电 路设计的方法。并给出了基于SI 仿真指导千兆SFP ( Small Form- Factor Pluggable Optical Transceiv er ) 光信号收发卡电路设计的实例。-Gigabit SFP optical transceiver card PCB simulation of high-speed circuit design, simulation design introduce
  3. 所属分类:SCM

    • 发布日期:2017-03-27
    • 文件大小:384416
    • 提供者:小天
  1. FPGA

    0下载:
  2. 这篇论文详细阐述了基于FPGA的数字接收机的设计方法。对高速数字接收机的设计非常有帮助-This paper elaborated on FPGA-based digital receiver design. The design of high-speed digital receiver is very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2115456
    • 提供者:jcx
  1. Dynamic-digital-display-chip

    0下载:
  2. 本设计利用人眼的“视觉暂留”效应,采用循环高速扫描的方式,分时轮流选通各数码管的COM端,使数码管轮流导通显示。-This design uses the human eye' s " persistence of vision" effect, with the way high-speed scanning cycle, time-gated turn the COM port of the digital control, digital control to tu
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-03
    • 文件大小:606
    • 提供者:longdonghuo
  1. high-speed-digital-designed

    0下载:
  2. 这本书关于一些高速pcb设计,pcb在硬件系统的制作占重要作用-This book is about some of the high-speed pcb design, pcb important role in the production of the hardware system
  3. 所属分类:SCM

    • 发布日期:2017-05-28
    • 文件大小:11110879
    • 提供者:
  1. Dynamic-digital-display-chip

    0下载:
  2. 本设计利用人眼的“视觉暂留”效应,采用循环高速扫描的方式,分时轮流选通各数码管的COM端,使数码管轮流导通显示。-This design uses the human eye' s " persistence of vision" effect, with the way high-speed scanning cycle, time-gated turn the COM port of the digital control, digital control to tu
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:651
    • 提供者:rinMa
  1. Dynamic-digital-display-chip

    0下载:
  2. 本设计利用人眼的“视觉暂留”效应,采用循环高速扫描的方式,分时轮流选通各数码管的COM端,使数码管轮流导通显示。-This design uses the human eye' s " persistence of vision" effect, with the way high-speed scanning cycle, time-gated turn the COM port of the digital control, digital control to tu
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:690
    • 提供者:pressbri
  1. FFT

    1下载:
  2. 本文从高速数字信号处理器的特点、自适应滤波器的原理及主要应用领域入手,介绍了自适应滤波器的基本理论思想,具体阐述了自适应滤波器的基本原理、算法及设计方法。本文中,对两种最基本的自适应算法,即最小均方误差(LMS)算法和递归最小二乘(RLS)算法进行了详细的介绍和分析,并针对两种算法的优缺点进行了详细的比较。最后用DSP实现了自适应滤波器。实验结果表明,该自适应滤波器滤波效果优越。(Starting from the characteristics of high-speed digital si
  3. 所属分类:DSP编程

« 12 3 »
搜珍网 www.dssz.com