CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - VHDL实现UART-串口

搜索资源列表

  1. new-lins-uart-all

    0下载:
  2. 无私奉献,VHDL 源码,用于实现FPGA上的UART(串口控制器),可以实现FPGA与单片机,PC机的串口通讯。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:6282
    • 提供者:骑士
  1. 异步串行口

    0下载:
  2. 一种基于VHDL语言的实现计算机串行通信的简洁设计
  3. 所属分类:VHDL编程

    • 发布日期:2009-03-16
    • 文件大小:139969
    • 提供者:ouping@yahoo.cn
  1. uart.zip

    1下载:
  2. uart串口通信程序,用状态机实现的;测试通过,并且实践过,uart
  3. 所属分类:VHDL编程

    • 发布日期:2013-09-04
    • 文件大小:787591
    • 提供者:dasfsaf
  1. uart

    0下载:
  2. 采用VHDL语言编写的串口驱动程序,已调试通过,能够实现同PC机的数据传输,可读性好,可移植性好-VHDL language using the serial driver has been debugged, to achieve the same PC, the data transmission, readable and portable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:526639
    • 提供者:王玉强
  1. 标准的串口通讯设计VHDL

    0下载:
  2. 标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:10885
    • 提供者:于飞
  1. UART

    0下载:
  2. 语言:verilog语言 功能:通过串口控制模块,实现FPGA与串口 通信。 仿真环境:modelsim 综合环境:quartus -Language: verilog language function: through the serial port control module, FPGA and serial communication. Simulation Environment: modelsim integrated environment: quartu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:64207
    • 提供者:huangjiaju
  1. uart

    0下载:
  2. 用vhdl实现的串口通信程序,可以综合并下载到FPGA运行.-Achieved using VHDL serial communication procedures, can be synthesized and downloaded to the FPGA to run.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2848
    • 提供者:liaocongliang
  1. uart

    0下载:
  2. FPGA的串口模块,实现FPGA与PC机的串口通讯。-FPGA serial modules, FPGA implementation with the PC-Serial communication.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:471579
    • 提供者:王小
  1. UART.ZIP

    0下载:
  2. 一个完整的用cpld实现串口功能的代码。经过验证,不经过任何修改便可使用。-serial port realized by vhdl.It has been tested and can be used with any change.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-23
    • 文件大小:56289
    • 提供者:wangyilong
  1. uartfifo

    0下载:
  2. FPGA串口代码实现,带串口模块控制程序-Realization of UART in FPGA, with UART module control codes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:564767
    • 提供者:杨文斌
  1. __FPGA_Prototyping_by_VHDL_Examples

    0下载:
  2. 在赛灵斯上用VHDL实现,串口,PS MOUSE, PS KEYBOARD..... 协议-on Xilinx,to achieve using VHDL too fullfill UART, PS MOUSE, PS KEYBOARD ..... prototype
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16910396
    • 提供者:jack
  1. my_uart_top

    0下载:
  2. 实现的功能如题,就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。使用的是串口UART协议进行收发数据。上位机用的是老得掉牙的串口调试助手-To achieve the functions such as title, that is, to achieve FPGA receives data from the PC, and then receive data back fat. Using a UART serial port protocol to send and recei
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2655
    • 提供者:刘虎
  1. UART

    0下载:
  2. uart 串口实现例程 VHDL语言实现-uart serial interface routines VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:7328
    • 提供者:Ivan_s
  1. UART

    0下载:
  2. VHDL语言写的串口发送、接收程序,根据晶振和相应的波特率修改分频器就可以实现!-Written in VHDL serial send, receive, process, according to crystal and the corresponding baud rate divider changes can be achieved!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2369
    • 提供者:康丙寅
  1. uart-(VHDL)

    0下载:
  2. 利用VHDL语言实现的UART串口通讯,以经过下载验证-the UART program with VHDL as develop language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:10829
    • 提供者:艾顺义
  1. UART

    0下载:
  2. 用VHDL实现与电脑串口进行通信。已通过开发板验证正确。开发板时钟50M,波特率19200.-VHDL implementation using serial communication with the computer. Has been verified through the development board are correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:796674
    • 提供者:林后斌
  1. FPGA-UART

    0下载:
  2. 该资料是实现VHDL的串口通信(UART),RS232接口协议,-VHDL implementation of serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2088292
    • 提供者:lp
  1. FPGA_UART

    1下载:
  2. FPGA实现UART串口通信协议 采用VHDL语言,顶层文件采用原理图的方式,简洁直观-FPGA Implementation of UART serial communication protocol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-02
    • 文件大小:6080512
    • 提供者:zhuronghua
  1. uart

    0下载:
  2. VHDL实现串口转换的代码,串行通信的发送器有五个状态:--1.X_IDLE(空闲)状态 : 当UART被复位后,状态机将立刻进入这一状态,在这个状态下, -- 状态机一直等待发送命令XMIT_CMD,当接收到发送命令后,状态机进入X_START状态,准备发送起始位信号 --2.X_START状态 : 在这个状态下,UART发送一个位时间宽度的逻辑'0',信号至TXD,即 -- 起始位,紧接着状态机进入X_SHIFT状态,发一位数据 --3.X_WAIT状态 : 当状态机处于这一个状态时
  3. 所属分类:VHDL/FPGA/Verilog

  1. uart_txd

    0下载:
  2. 用VHDL实现的串口数据发送模块。使用的软件为ISE和modelsim。(Serial data transmission module implemented with VHDL.The software used is ISE and modelsim.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:196608
    • 提供者:xdytf
« 12 »
搜珍网 www.dssz.com