CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - component one

搜索资源列表

  1. LCD320240_VC.rar

    0下载:
  2. Proteus的元件模型,按照LM2068的LCD屏做的,项目上用到这屏,可是Proteus没有,所以做了一个.,Proteus component model, in accordance with LM2068' s LCD screen to do the project on the need to invoke the screen, but Proteus does not work, so one.
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:47401
    • 提供者:刘以续
  1. gsadfgwadfgasgd

    0下载:
  2. 一、 uboot是ppcboot和armboot合并而成,现在主流的bootloader为uboot和redboot 二、 bootm addr_kernel addr_initrd 三、 移植uboot时最好(一定)要找到一个自己板子的原形(即自己的板子是在这个板子上做一些修改而来的)的版本,这样就可以事半功倍。这样要修改的地方就比较少,也比较容易了。uboot支持很多平台,与一个具体平台相关的主要有三个地方: 1、./include/configs/xxxxx.h, 主要定义了f
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-01
    • 文件大小:21419
    • 提供者:smallwei
  1. ZLJISHUQI

    0下载:
  2. 】文中重点讨论基于单片机的光电脉冲编码器计数器的软件倍频和辨向原理,并从编码 盘条纹和位置检测元件的空间分布原理出发给出了在编码器输出A、B 正交方波的前提下最多只 能4 倍频的结论,最后介绍了集倍频、辨向、计数于一体的单片机计数器原理,该计数器具有消除抖 动误计数、倍频数可选、计数长度无限制的特点-】 The article focused on single-chip-based optical pulse encoder software counter to the prin
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:184747
    • 提供者:yourname
  1. myjcg

    0下载:
  2. 】文中重点讨论基于单片机的光电脉冲编码器计数器的软件倍频和辨向原理,并从编码 盘条纹和位置检测元件的空间分布原理出发给出了在编码器输出A、B 正交方波的前提下最多只 能4 倍频的结论,最后介绍了集倍频、辨向、计数于一体的单片机计数器原理,该计数器具有消除抖 动误计数、倍频数可选、计数长度无限制的特点-】 The article focused on single-chip-based optical pulse encoder software counter to the prin
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:2570
    • 提供者:your name
  1. CORDIC

    0下载:
  2. 数字控制振荡器(NCO,numerical controlled oscillator)是软件无线电、直接数据频 率合成器(DDS,Direct digital synthesizer)、快速傅立叶变换(FFT,Fast Fourier Transform) 等的重要组成部分,同时也是决定其性能的主要因素之一,随着芯片集成度的提高、在信号 处理、数字通信领域、调制解调、变频调速、制导控制、电力电子等方面得到越来越广泛的 应用。-Digital controlled oscilla
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4164
    • 提供者:司令
  1. hdb

    0下载:
  2. 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。 基于达到达到达到的信号发生器的源程序-Digital baseband
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2925
    • 提供者:成风
  1. aludesign

    0下载:
  2. In computing, an arithmetic logic unit (ALU) is a digital circuit that performs arithmatic and logical operations. The ALU is a fundamental building block of the central processing unit of a computer, and even the simplest microprocessors contain one
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:838
    • 提供者:gopan
  1. 11

    0下载:
  2. 本文采用了一种层次化、组件自治的仿真平台_J.Sim,对该平台 下的无线传感器网络相关组件进行了扩展。针对MAC协议的能量有效性 和底层可能遭受的攻击行为,进行了一系列的仿真实验,输出了相关的 能耗图。通过与其它MAC能耗仿真结果对比和底层攻击仿真结果分析, 我们得出该协议有着较好的能量有效性和攻击应对能力。-As the hardware platform iS lacked.we choose the J.Sim simulator which is built upon
  3. 所属分类:SCM

    • 发布日期:2017-05-17
    • 文件大小:4249811
    • 提供者:陈过
  1. atc420

    0下载:
  2. I2C总线又称IIC总线,最主要的优点是其简单性和有效性。由于接口直接在组件之上,因此I2C总线占用的空间非常小,减少了电路板的空间和芯片管脚的数量,降低了互联成本。总线的长度可高达25英尺,并且能够以10Kbps的最大传输速率支持40个组件。I2C总线的另一个优点是,它支持多主控(multimastering), 其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然,在任何时间点上只能有一个主控。这是at24c02的代码-I2C-bus also kno
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-16
    • 文件大小:28675
    • 提供者:zhuixunemngtu
  1. 1234

    0下载:
  2. 红外遥控解码器 该小制作所需要的元件很少:单片机TA89C2051一只,RS232接口电平与TTL电平转换心片MAX232CPE 一只,红外接收管一只,晶振11.0592MHz,电解电容10uF4只,10uF一只,电阻1K1个,300欧姆左右1个,瓷片电容30P2个。发光二极管8个。价钱不足20元。-The small infrared remote control decoder component needed to produce very little: a microcontrol
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:17510
    • 提供者:付兆海
  1. alu

    0下载:
  2. In computing, an arithmetic logic unit (ALU) is a digital circuit that performs arithmetic and logical operations. The ALU is a fundamental building block of the central processing unit (CPU) of a computer, and even the simplest microprocessors conta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2412
    • 提供者:Andrew
  1. ADigCLK

    0下载:
  2. 用VHDL编写的一个数字钟。该模块是顶层模块,用VHDL例化语句例化各个子模块并组装成一个完整的数字钟。与我的其它8个模块配套构成一个数字钟。 -A digital clock programmed with VHDL.This module is the top-level module, it utilizes the Component instantiation of VHDL to incorporate all submodules into a complete digital
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:517310
    • 提供者:chzhsen
  1. sadfasd

    1下载:
  2. 本次设计利用三菱FX2N系列PLC作为核心部件,完成一个八路抢答器控制系统的制作。该系统可供八个或八组分台选手同时抢答,总台掌握着启动/停止开关、抢答开始按钮、抢答复位按钮、主持人安静提示按钮和手动设置个分台计分按钮等,分台则具有一个抢答按钮。该系统由七段数码管显示倒计时、分台号、选手计分和当前时间、温度情况,并作为被控设备由PLC驱动。因为系统中有很多七段数码管,所以我运用了动态扫描的方法来减少端口数。有一个蜂鸣器提示抢答开始、抢答复位、回答超时、抢答违规、无人抢答和安静提示。有17个发光二极
  3. 所属分类:SCM

    • 发布日期:2017-05-04
    • 文件大小:1434608
    • 提供者:smallwei
  1. PWM_Techniques_final-pure-sien

    0下载:
  2. The ever-increasing reliance on electronic devices which utilize AC power highlights the problems associated with the unexpected loss of power from the electrical grid. In places where the electrical infrastructure is not well-developed, brown-outs c
  3. 所属分类:SCM

    • 发布日期:2017-05-13
    • 文件大小:3406804
    • 提供者:Dries
  1. 123

    0下载:
  2. 任务:用二台8086K通过8251进行双机通讯,一台作为发送,另一台作为接收,发送方读入按键值,并发送给接收方,接收方收到数数据后在数码管上显示。 要求:实现双机的串行通信,并在数码显示区域显示传输的内容,画出电路原理图、元器件布线图、实验电路图;绘制程序流程图,进行串行通信程序设计(采用汇编语言)。-Task: Using two sets of 8086K through 8251 for two-machine communication, one as the sender,
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-19
    • 文件大小:5406038
    • 提供者:姚静如
  1. proteus_components-making

    0下载:
  2. 对proteus7如何自制元件以及制作该软件的相应封装做出了一个较详细的说明,适合初学者使用-a guide of how to make one s own compontent in proteus7, and how to make the footprint of the component accordingly, suited for the beginner of the software
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:506903
    • 提供者:王万
  1. mux42

    0下载:
  2. 一个四选一多路选择器 ,元件例化生成八个元件,八个结果相与输出结果-A four-elect more than one-way selector component instantiation generates eight components, the eight results of phase output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:1128613
    • 提供者:johnson
  1. barrel_shifter

    0下载:
  2. A barrel shifter is a digital circuit that can shift a data word by a specified number of bits in one clock cycle. It can be implemented as a sequence of multiplexers (mux.), and in such an implementation the output of one mux is connected to the inp
  3. 所属分类:DSP program

    • 发布日期:2017-11-26
    • 文件大小:99470
    • 提供者:Leyla
  1. 4weiquanjiaqi

    0下载:
  2. 4位全加器由3个模块构成。首先,通过实例引用基本门级元件xor、and定义底层的半加器模块halfadder,接着实例引用两个半加器模块halfadder和一个基本或门元件or组合成为全加器模块fulladder,最后实例引用4个1位的全加器模块fulladder构成4位全加器的顶层模块-4 full adder by the three modules. First, the basic gate-level component instance references xor, and def
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:402806
    • 提供者:wancaihong
  1. eoscope_1.2(12)

    0下载:
  2. The oscilloscope is one of the most important tools to be used by any electronics hobbyist but not everybody can afford to have one. As commercial scopes are often too expensive, almost every electronics hobbyist thought a certain time to build one f
  3. 所属分类:SCM

    • 发布日期:2017-05-03
    • 文件大小:1060301
    • 提供者:xiaochen
« 12 »
搜珍网 www.dssz.com