搜索资源列表
gold
- SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现，共占用5个Slice。用来生成gold码。-SRL16 Virtex devices is a shift register lookup table. It has four input used to select the output sequence length. Use XCV50-6 device, occupying a total of five Slice.
mcode_FPGA
- 伪随机码发生器，次源码已经经过了测试并通过时序仿真验证没有任何问题，此小m序列发生器的特征多项式我没有写，但我建议大家在看原代码之前还是先看下扩频通信中m、M、Gold序列的原理，只有这样才能够真正的明白伪随机码发生器发生器的原理。-mcode_FPGA
tongxinyuanli
- （1）、设计伪随机码电路：产生八位伪随机序列（如M序列、Gold序列等）； （2）、了解D/A的工作原理及使用方法，将伪随机序列输入D/A中（如DAC0808），观察其模拟信号的特性； （3）、分析信号源的特点，使用EWB软件进行仿真； -(1), pseudo-random code circuit design: eight pseudo-random sequence generation (such as M sequences, Gold sequences, etc.)
gold
- 基于vhdl语言的15位gold序列的设计的开端一部分程序-Vhdl language based on sequences of the 15 gold as part of the beginning of the design process
gold_code_generator_rank10_b
- 通信扩频码GOLD码序列的产生，码长度可以手动设置，VHDL语音实现。-GOLD generate communication code sequence spreading code, the code length can be set manually, VHDL voice implementation.
pseudo-random-number-VHDL
- 伪随机序列发生器的vhdl软件，有m序列和gold序列的算法-pseudo random number generator
Wireless-communication-experiment
- 无线通信实验掌握GOLD序列的特点。2、了解 GOLD序列在直接扩频通信中所起的作用。-Wireless communication experiment