CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - lms verilog

搜索资源列表

  1. fir6dlms

    1下载:
  2. lms的verilog代码,我找了好久在才找的的,好东西,大家一起学习
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1606
    • 提供者:李允
  1. lms verilog

    2下载:
  2. lms veriog程序,不错的代码
  3. 所属分类:VHDL编程

    • 发布日期:2012-01-11
    • 文件大小:946
    • 提供者:pofet@sina.com
  1. fir_lms

    0下载:
  2. 一个不错的关于lms算法的verilog代码,算然只有两级,但是对了解lms用HDL描述有很好的理解作用。希望对大家有用~-A good lms algorithm on the verilog code, development environment, I can not find, even if the vhdl it! We hope to be useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1334
    • 提供者:onion
  1. LMS_filter

    2下载:
  2. verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:350313
    • 提供者:rayax
  1. fir_lms

    3下载:
  2. 基于FPGA的自适应滤波器的实现。采用Verilog编程,2阶滤波器。-FPGA-based realization of the adaptive filter. Using Verilog programming, 2-order filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:11944
    • 提供者:田文军
  1. lms

    1下载:
  2. verilog编写的lms算法模块,简单易用-lms module using verilog.It s simple.
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-02
    • 文件大小:1034
    • 提供者:邓小伟
  1. lms

    2下载:
  2. 一个不错的关于lms算法的verilog代码,算然只有两级,但是对了解lms用HDL描述有很好的理解作用。希望对大家有用~-A good lms algorithm on the verilog code, development environment, I can not find, even if the vhdl it! We hope to be useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-11
    • 文件大小:1304
    • 提供者:onion
  1. lms

    0下载:
  2. verilog 关于LMS均衡器的一些很有用的外文资料 需要的下 免费-verilogverilogverilogverilogverilogverilogverilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5700975
    • 提供者:不懂什么
  1. HDLImplementationoftheVariableStepSize

    0下载:
  2. proposes a Verilog implementation of the Normalized Least Mean Square (NLMS) adaptive algorithm, having a variable step size. The envisaged application is the identification of an unknown system. First the convergence of derived LMS algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:223709
    • 提供者:陳柏宇
  1. fir_pipeline_lms

    0下载:
  2. verilog语言编写LMS(最小均方误差)自适应滤波器。-verilog language LMS (least mean square error) adaptive filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1422
    • 提供者:刘俊斌
  1. fir_lms

    1下载:
  2. verilog语言编写LMS(最小均方误差)自适应滤波器。-verilog language LMS (least mean square error) adaptive filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1413
    • 提供者:刘俊斌
  1. fir_lms

    0下载:
  2. finite impulse response LMS algorithm verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:37272
    • 提供者:zcos123
  1. lms

    0下载:
  2. LMS自适应滤波器,verilog语言实现,能实现有符号数的运算-LMS filer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1320
    • 提供者:guanwen
  1. lms

    2下载:
  2. 文件中为lms算法的ise工程,其中包含了lms算法的fpga实现的verilog程序以及testbench,很好的在FPGA上实现了lms算法,还有一些调试程序的总结-Ise project file for lms algorithm, which contains the lms algorithm fpga verilog program to achieve and testbench good lms algorithm implemented on FPGA debugger su
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2805789
    • 提供者:黄远望
  1. ifir_64

    0下载:
  2. verilog hdl, quartus.64阶的简单回声抵消器,采用的是基本的LMS算法,简单改进,可用于初期了解。功能背景是对通信领域中,比如打电话时自己的声音到达对方经对方环境多径反射又传回自己这边,即回声。为将回声消除采用回声抵消装置。-64 steps a simple echo canceller is used in the basic LMS algorithm, a simple improvement, can be used for the initial understa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:40244224
    • 提供者:yy
  1. LMS

    4下载:
  2. 用verilog编写的lms算法。可实现自适应滤波功能-Lms algorithm written in verilog. Adaptive filtering can be achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-12
    • 文件大小:2048
    • 提供者:he
  1. pipline_lms_and_rls_verilog

    2下载:
  2. 流水线LMS,和RLS算法的Verilog代码,用于自适应信号处理的FPGA实现。-The Verilog code about fir_pipline_lms and fir_rls. They commonly used in adaptive signal processing in FPGA platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2677
    • 提供者:杨光西
  1. LMS

    0下载:
  2. least mean square algo implemented on verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:189440
    • 提供者:addy007
搜珍网 www.dssz.com