搜索资源列表
点阵图形液晶驱动程序，采用模拟时序接法和编程
- 点阵图形液晶驱动程序，采用模拟时序接法和编程.全面的程序。-dot matrix LCD graphics drivers, analog sequential access method and programming. Comprehensive procedures.
lcd_test.c
- lm16032掖晶模块调试程序，内含LM16032读写时序说明-lm16032 tuck crystal module debugging procedures, intron LM16032 sequential read and write note
data_transfer
- 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to convert parallel data into seri
TOKEN_vrilog
- 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to convert parallel data into seri
VGA_PLL
- alter fpga vga扫描时序源码,来源于红色飓风开发板.-alter fpga vga sequential scanning source code, and from the red hurricane development board.
usb_jtag-20070128-1751
- 网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！-spreading online usb_blaster tenets of the CPLD Ituri source, usb key is timing converted into JATG sequential output!
ZZCPLD
- 本文详细介绍了制作电路板的方法及步骤. 实验板的功能 这个实验板可以做如下实验： 1．可以进行运算器（加、减、乘和除法）、比较器、译码器、编码器、选择器、分配器和一般组合电路的实验 2．可以进行触发器、寄存器、计数器和一般时序电路的实验 3．可以进行频率计电路、时钟电路、计时电路、交通灯等复杂数字系统的实验 4．加扩展板可以进行A/D、D/A、串行E2ROM和8031单片机等方面的实验 -This paper describes a circuit board pro
pcm13
- ＰＣＭ采编器器系统是一种常用的遥测设备，它可以采集多路数据并进行通信传输和数据处理，PCM 采编器控制采集各个数据通道数据的时序，并加上帧同步码形成一定格式的数据，再进行并/串转换，形成串行数据流送到调制设备供传送。-PCM Editor System is a common telemetry equipment, It can be multi-channel data acquisition and communication transmission and data processin
tom08
- SRAM 视频采集测试程序 读写时序控制 为解决时钟切换而做的测试程序-SRAM test sequential read and write control procedures to resolve the clock switching out of the test procedure
st7920b8bit
- ST7920B写屏程序 外部RAM 采用8BIT 模拟时序-ST7920B written procedures for external RAM screen using sequential simulation 8BIT
E2PROM_DSP.用于MICROCHIP 24LC64 EEPROM的读写
- 本程序用于MICROCHIP 24LC64 EEPROM的读写。本程序不使用芯片级联方式， 请将A0，A1，A2 管脚接至低电平。本程序使用IOC6作为SDA，IOC7作为SCL。 程序中的地址空间最大可至64K：24LC00-16-0，24LC01-128-8，24LC02-256-8， 24LC04-512-16，24LC08-1K-16，24LC16-2K-32，24LC32-4K-32，24LC64-8K-32， 24LC128-16K-64，24LC256-32K-64，24L
TEST5
- 8位硬件加法器设计 熟悉Quartus II的VHDL文本设计流程全过程，学习简单时序电路的设计、仿真和测试。-eight bit Hardware adder design Familiar with Quartus II VHDL text design flow process, learn the simple sequential circuits design, simulation and testing
Multiplier
- 时序乘法器，verilog编写，速度慢，但消耗资源少，时钟沿到来时，输入/输出1bit数据-Sequential multiplier, verilog written, slow, but consume fewer resources, the clock edge arrives, the input/output 1bit data
asynchronous-sequential-circuits
- 利用基本RS触发器设计电平异步时序电路的方法 此文档帮助读者设计数字逻辑电路，并非VHDL语言实现-The use of the basic RS flip-flop design level asynchronous sequential circuits This document is to help readers design digital logic circuits, not the VHDL language
Sequential-detection
- 序列检测器的vhdl设计（用状态机实现序列检测器的设计，了解一般状态机的设计与应用。）-Sequential detection
32bit-sequential-multiplier--realization
- 32bit sequential multiplier realization-32bit sequential multiplier realization
vhdl programs
- vhdl programs for sequential circuits
Sequential-Multiplier
- sequential multiplier using system verilog
sequential
- this a sample of sequential circuit in verilog and VHDL-this is a sample of sequential circuit in verilog and VHDL
seq
- vhdl sequential logic