搜索资源列表
-
0下载：
序列检测器VHDL语言设计和仿真和校验模块的程序和仿真结果
-Sequence detector design and simulation of VHDL language and the validation process modules and simulation results
-
-
0下载：
序列检测器可用于检测一组或多组二进制码组成的脉冲序列信号，这在数字通信领域中有广泛的应用。当序列检测器连续收到一组二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到连续的检测中收到每一位都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。并附有测试程序-Sequence detector can be used to detect one or
-
-
0下载：
本设计是一个序列检测器，能够检测11位长的系列信号，根据需要可适当扩展其序列长度-The design is a sequence detector, can detect a long series of 11 signals, according to the needs may be appropriate to expand its sequence length
-
-
0下载：
基于VHDL的序列检测器设计-VHDL-based sequence detector design
-
-
0下载：
用VHDL语言实现的序列检测器 （以1010111为例）-Sequence detector (for example 1010111)
-
-
0下载：
Sequence detector "1100101101" using FSM(Finite State Machine) in VHDL.
-
-
1下载：
本文件夹包含了16个VHDL 编程实例，仅供读者编程时学习参考。
一、四位可预置75MHz -BCD码（加/减）计数显示器（ADD-SUB）。
二、指示灯循环显示器（LED-CIRCLE)
三、七人表决器vote7
四、格雷码变换器graytobin
五、1位BCD码加法器bcdadder
六、四位全加器adder4
七、英语字母显示电路 alpher
八、74LS160计数器74ls160
九、可变步长加减计数器 multicount
十、可
-
-
0下载：
序列检测器设计VHDL源程序 任意输入串行数据串-VHDL source code sequence detector design arbitrary string of serial data input
-
-
0下载：
检测一组或多组又二进制码组成的脉冲序列信号，当序列检测器连续收到一组或多组序列信号，如果与预先设置的码相同的时候，输出1，否则输出0.
-Detection of one or more group was composed of binary code pulse train signal, when the sequence detector continuous sequence of one or more groups received signal, if the same co
-
-
0下载：
本实验需要实现一个序列检测器，用来检测输入的串行位流是否和程序设定的位串相一致，若一致则在验证波形的出现一个高电位来表示。本实验需要验证的位串是“101011”。-In this study, need to implement a sequence detector, to detect whether the input serial bit stream and procedures consistent set of bit strings, if the same occurs in
-
-
0下载：
用VHDL编写的序列检测器，是完整工程。-Written by VHDL sequence detector is a complete project.
-
-
0下载：
sequence detetect on spartan 3e...vhdl code
-
-
0下载：
VHDL实验 序列检测器的设计与实现-Design and Implementation of VHDL experimental sequence detector
-
-
0下载：
VHDL环境下编写的序列检测器，当检测到设定序列时，硬件的提示灯会亮，也会发出警示音。-Sequence detector written in VHDL environment, when detected, set the sequence, the light will also alert tone hardware tips.
-
-
0下载：
VHDL的各种基本代码
包括4选1,8选1多路选择器，8位全加器，加1减1计数器，序列检测器，异步清零16位加减可控计数器，数码管扫描程序，双2选1，状态机等基本程序！-VHDL basic code including 4 election 1,8 to 1 multiplexer selector, 8-bit full adder, plus 1 minus 1 counter sequence detector, asynchronous clear 16 plus or minus
-
-
0下载：
用VHDL语言设计一个序列“111010”的检测器和该序列的发生器-VHDL language " 111010" to design a sequence detector and the sequence generator
-
-
0下载：
先设计序列发生器产生序列：1011010001101010；再设计序列检测器，检测序列发生器产生序列，若检测到信号与预置待测信号相同，则输出“1”，否则输出“0”，并且将检测到的信号的显示出来。-First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is dete
-
-
0下载：
实现序列检测，让你通过VHDL语言实现序列数字的发生(Sequence detector code)
-
-
1下载：
VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，序列检测器的设计，一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3 prio
-
-
0下载：
VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字时钟，序列检测器的设计，一般状态机等等。(VHDL code, some textbooks for small programs. It includes 3 line -8 line decoder, 4 selector 1 selector, 6 elevator, 8 line -3 encoder, 8 l
-
