搜索资源列表
video_compression_systems_I.tar
- 视频压缩算法VHDL实现，值得参考，有8.16.24.32bit模式可选，实现硬件光标-VHDL, is worth considering, a model 8.16.24.32bit optional. hardware cursor
DCT-vhdl
- 这是一个二维 8*8块的离散余弦变换(DCT)以及反变换(IDCT)算法,采用VHDL实现
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
motion-estimation
- 图像中Up-conversion算法 使用运动估计来进行宏块估计，其中使用双向运动估计来提取信息-Up-conversion of images using motion estimation algorithm for macroblock estimates, which use bi-directional motion estimation to extract the information
JPEGactFPGA
- 利用FPGA实现JPEG算法的研究与实现，研究生的论文，很有参考价值-JPEG algorithm using FPGA realization of Research and Implementation of, post-graduate thesis, a good reference
fpga-jpeg
- fpga based jpge 压缩算法， 性能不错，-fpga based jpge compression algorithm, performance good,
video_process_base_on_DSPandFPGA
- 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
butterfly-verilog
- VHDL的DCT变换.蝶型算法,很好用的,希望能有帮助-The DCT transform VHDL. Butterfly algorithm, very good with the hope that it can be helpful
h264_intp
- 图形图像H264插值算法，应用于图像视频处理-H264 graphic image interpolation algorithm is applied to image video processing
sobel
- sobel算子的vhdl实现，顶层用verilog(vhdl implement on sobel)