搜索资源列表
mux4x1_vhdl
- mux4*1 vhdl 乘法器源码 经过测试直接可用-mux4 * a source vhdl multiplier can be directly tested
4mult
- 可用的4位乘法器，用VHDL在FPGA中实现-available four multipliers, FPGA VHDL in achieving
Sy1
- 用C语言实现的乘法器-C language Multiplier
8BIT
- 基于FPGA的8位乘法器代码,可以进行四象限乘法
shifenge
- 该模型用于搭建了一个基于时分割乘法器的电子式电能表的模型
jfqs_multiplier
- 使用加法器树乘法器实现8位乘法运算，VHDL语言予以实现
multiply
- 高效的乘法函数,不用调用系统乘法器,对没有乘法器的系统来说非常有用.
xapp371
- xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2压缩编码 超前进位加法
multiply
- 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
yunchengxu
- 内附几十种小程序，有状态机、比较器、波形发生器、乘法器、加法器、步进电机控制器等，希望大家能用的上。-Containing dozens of small programs, for reference，This is about FPGA,a tool ,we can study,but in ourselves.
chengfaqi
- 用matlab实现乘法器，使用C++语言编写的能再matlab环境下完整运行的乘法器-outputs twice its inpu
PFC10
- PFC功率因素校正电路，基于乘法器的APFC-PFC power factor correction circuit, multiplier-based APFC
simple_multiplication_calculator
- 代码是关于一个简单的乘法器在VC++2008平台上的全部源代码。你可以自己运行修改。-the folder including all the resource codes of a simple multiplication calculater run on the VC2008,you can modify it for using in your programs.I hope it can be helpful for you.
multiplier_with_booth_coding
- 该进modified boot算法实现乘法器，很好，值得看一下，-The multiplier algorithm into the modified boot, well worth a look,
add_2x32_v1
- 2*32乘法器设计，只是部分Booth乘法器的设计，相关的后面部分将在需要时陆续上传。-design of an 2*32Multiplier
Multiplierr
- 乘法器，可以实现不同形式的数字的相乘运算，可以应用于计算机中-Multiplier, can be achieved by multiplying the numbers of different forms of expression, can be applied to computer
95637012Multiplier
- 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。- This file contains all the entity-architectures for a complete-- k-bit x k-bit Booth multiplier.-- the design makes use of
chengfa
- 乘法器，可以用于乘法计算。 输入被乘数和乘数，积就出来了。-On time-multiplier, and can be used in the multiplication. Input with the multiplicand being and multiplier, product came out.
mult_15_5X3
- 实现BCH15X15bit乘法器，树形结构，采用分模块技术，相较于Mastrovito方法节省了40 的资源。-BCH15X15bit multiplier tree structure, the use of sub-module technology, compared to Mastrovito save 40 of the resources.
mulitiplier
- 一种高性能_低功耗乘法器的设计 PDF文档-One high-performance _ low-power multiplier design