CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 搜索资源 - 报时 VHDL

搜索资源列表

  1. workhard

    0下载:
  2. 数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能-Digital clock can be calibrated to achieve a normal count timekeeping function of the radio side there are four low and one high alarm
  3. 所属分类:assembly language

    • 发布日期:2017-04-10
    • 文件大小:1274117
    • 提供者:张慧玲
  1. clock

    0下载:
  2. 完成数字钟表的功能,可以实现整点报时,闹钟和设置时间-The completion of the functions of digital watches, you can bring the whole point timekeeping, alarm clock and set-up times
  3. 所属分类:assembly language

    • 发布日期:2017-04-10
    • 文件大小:1303
    • 提供者:姜楠
  1. EDAtest

    0下载:
  2. 关于数字钟的实现,用VHDL实现时,分,秒,的显示,并能报时-Digital clock on the realization of VHDL to achieve with hour, minute, seconds display, and time
  3. 所属分类:assembly language

    • 发布日期:2017-04-03
    • 文件大小:170660
    • 提供者:dulianjie1
  1. VHDLdigitalclocktimer.

    0下载:
  2. 用VHDL语言编写的数字钟程序,可以实现计时功能,且具有整点报时功能,能够实现时、分、秒的十进制显示。-With VHDL language,it can realize the function of digital clock timer.
  3. 所属分类:source in ebook

    • 发布日期:2017-04-13
    • 文件大小:2909
    • 提供者:yanzi
  1. shuzhizhong(vhdl)

    0下载:
  2. 数字钟设计 计时计数器用24进制计时电路; 可手动校时,能分别进行时、分的校正; 整点报时; 选做:可设置闹时功能,当计时计到预定时间时,扬声器发出闹铃信号,闹铃时间为4s,并可提前终止闹铃。-Digital clock design
  3. 所属分类:assembly language

    • 发布日期:2017-10-31
    • 文件大小:725786
    • 提供者:aaaaa
  1. sy

    0下载:
  2. 利用VHDL语言设计的电子数字钟,有时、分钟、秒钟计数器、还有整点报时报警。-Design using VHDL language electronic digital clock, sometimes, minutes, seconds counter, as well as the whole point timekeeping alarm.
  3. 所属分类:assembly language

    • 发布日期:2017-04-04
    • 文件大小:1980
    • 提供者:关山月
搜珍网 www.dssz.com