CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 其它 搜索资源 - AES in VHDL

搜索资源列表

  1. 63535312DCTofJPEG

    0下载：
  2. 用verilog代码实现JPEG压缩编码过程中的DCT模块，用移位加法实现了乘法-Verilog code using JPEG compression encoding process to achieve the DCT module, with the shift to achieve the multiplication addition

  3. 所属分类：source in ebook

    • 发布日期：2017-04-08
    • 文件大小：1649
    • 提供者：jiang
搜珍网 www.dssz.com