搜索资源列表
ram
- fpga中ram的vhdl的经典程序,适用于ALTERA公司器件
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
dpram2.ram的读写,使用状态机完成
- ram的读写,使用状态机完成,两片ram实现乒乓操作,ram read and write, using the state machine completed, two ping-pong operation to achieve ram
cpu
- vhdl编的cpu,自己的课程验收实验,微指令实现,流程详细。存储,加减基本运算均有,乘法使用位移相加法得到。其中excel有微程序控制信号的编码,储存ram编写,控制器rom编写等-vhdl code of cpu, its acceptance test program, microcode implementation process in detail. Storage, addition and subtraction are the basic operations, multipl
program
- 设计实现4bit FIFO, 数据深度为8, 产生满, 空状态标志-The diagram of FIFO is shown in figure 1. The FIFO consists of two component: FIFO control logic and RAM. The control logic generates the address (ADD) and write enable (WE) to the RAM so that the fi
n_hui3128
- 用VHDL写的一个动态RAM读写程序,包括工程文件可直接便用,多次用项目中。-Use VHDL to write a dynamic RAM reading and writing processes, including project documents can be directly used, several projects.
fifo_ram
- 同步fifo, 基于FPGA的VHDL编程,已调试。-fifo-ram
16bit_ram
- 16位ram读写,基于vhdl,程序简洁易读,是非常好用的。-16 ram read and write, based on vhdl, program simple to read, it is very easy to use.