搜索资源列表
bcd_to_binary
- 关于十进制与十六进制编码方面的，可以看看，里面有较完整的代码。
FIFO
- fifo.v verilog实现的先进先出存储器
source
- 自己写的数字闹钟含校时和闹钟设定,闹钟铃声为梁柱歌曲,
Low_power_Modified_Booth_Multiplier
- 主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group的MSB重疊(overlap)，Group中的位元。 Booth編碼表進行編碼(Booth
counter_4_bit
- 非常有参考价值的 计数器 源代码，用到了许多的编写程序的技巧，可以借鉴
programe
- 关于verilog的各个基本模块的源代码，如加法器，寄存器，选择器及各个测试文件
I2C
- I2C总线的verilog 程序，非常有用，已经经过验证。
arm
- 一个FPGA 测试例子,可以直接调试I/O口
fifo_1
- 这是一个先进先出FIFO存储器的设计源码
I2C_to_GPIO
- IIC TO gpio 很好的参考程序
testlamp
- 交通灯。1）当乡村公路无车时，始终保持乡村公路红灯亮，主干道绿灯亮。 （2）当乡村公路有车时，而主干道通车时间已经超过它的最短通车时间时，禁止主干道通行，让乡村公路通行。主干道最短通车时间为25s 。 （3）当乡村公路和主干道都有车时，按主干道通车25s，乡村公路通车16s交替进行4）不论主干道情况如何，乡村公路通车最长时间为16s。 （5）在每次由绿灯亮变成红灯亮的转换过程中间，要亮5s时间的黄灯作为过渡。 （6）用开关代替传感器作为检测车辆是否到来的信号。用红、绿、黄三种颜色
syn_fifo
- Synchronous FIFO 用來處理synchronous clock domains間的傳輸
acs
- 卷积码的解码所用到的加比选模块 很有用 可直接引用
flash
- 这是一个基于XILINX ISE 9.1的flash的读写程序，适合初学者，很有用
voice-cpld
- 在CPLD内实现声调和时间的控制，在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改
FPGA实用例子
- 利用FPGA实验去抖
LDPC毕设VHDL程序
- matlab编解码编程
基于I2C的EEPROM的读写IP 核
- 基于I2C的EEPROM的读写IP 核