CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 汇编语言 搜索资源 -

搜索资源列表

  1. easylight

    0下载:
  2. easydetect程序,是交通灯的verilog实现-easydetect process, the traffic lights to achieve verilog
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:971
    • 提供者:华沙
  1. rs-codec(255-223)

    6下载:
  2. 这是rs(255,223)编码的verilog源程序。里面有:encode、decode、test-bench等文件。-This is rs (255,223) verilog source coding. Inside : encode, decode, test-bench and other documents.
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:18394
    • 提供者:
  1. shiftreg

    0下载:
  2. verilog实现shiftreg,带测试文件。 文件相當完整,可以下載去測試
  3. 所属分类:汇编语言

    • 发布日期:2014-01-17
    • 文件大小:114842
    • 提供者:stanly
  1. segment7

    0下载:
  2. 7段led的源碼 來源不知 供大家參考
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1456
    • 提供者:roy
  1. pong

    0下载:
  2. vga verilog codes which design a pong game and output to vga monitor
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1454
    • 提供者:蔡俊仪
  1. lcd_module

    0下载:
  2. verilog code which receive from uart RX and then output to lcd text display.
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:2043
    • 提供者:蔡俊仪
  1. VGA_Controller

    0下载:
  2. VGA controller for altera fpga flatform
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1373
    • 提供者:蔡俊仪
  1. VGA_Audio_PLL

    0下载:
  2. audio verolog code for altera fpga flatform
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:3185
    • 提供者:蔡俊仪
  1. farmer

    0下载:
  2. 農夫過河,用verilog寫的,動物種類加農夫共有4種,農夫一次只能帶一種動物過河,但是雞跟貓不能一起,豆不能跟雞一起
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:141639
    • 提供者:阿笨
  1. trafficlight

    0下载:
  2. 次程序为用VRILOG HDL 编写的交通灯控制程序
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1232
    • 提供者:liuwei
  1. v_

    0下载:
  2. 关于交通灯的汇编程序,也是自己写的。但是试验后还是正确的
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:96321
    • 提供者:徐晴
  1. miaobiao

    0下载:
  2. 数字秒表,有分,秒,毫秒,精确度极高。使用verilong语言,程序短小精炼,非常值得参考。
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:46130
    • 提供者:李立
  1. traffic_lamp

    0下载:
  2. 基于verilog的交通灯设计,分为八个模块,可以手动控制,自动控制
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:75427
    • 提供者:曹否
  1. Low_power_Modified_Booth_Multiplier

    0下载:
  2. 主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等,許多文獻根據乘法器中架構提出改進的方式,而其中在1951年,A. D. Booth教授提出了一種名為radix-2 Booth演算法,演算法原理是在LSB前一個位元補上“0”,再由LSB至MSB以每兩個位元為一個Group,而下一個Group的LSB會與上一個Group的MSB重疊(overlap),Group中的位元。 Booth編碼表進行編碼(Booth
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:14123
    • 提供者:stanly
  1. testlamp

    0下载:
  2. 交通灯。1)当乡村公路无车时,始终保持乡村公路红灯亮,主干道绿灯亮。 (2)当乡村公路有车时,而主干道通车时间已经超过它的最短通车时间时,禁止主干道通行,让乡村公路通行。主干道最短通车时间为25s 。 (3)当乡村公路和主干道都有车时,按主干道通车25s,乡村公路通车16s交替进行4)不论主干道情况如何,乡村公路通车最长时间为16s。 (5)在每次由绿灯亮变成红灯亮的转换过程中间,要亮5s时间的黄灯作为过渡。 (6)用开关代替传感器作为检测车辆是否到来的信号。用红、绿、黄三种颜色
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:307850
    • 提供者:王洪光
  1. encode

    0下载:
  2. 用verilog写的8B10B编码源代码。似乎有点难度来理解。这里并未使用case语句,而是完全的用的组合逻辑化简-Use verilog write 8B10B encoding source code. Seems difficulty understood.
  3. 所属分类:assembly language

    • 发布日期:2017-03-26
    • 文件大小:1506
    • 提供者:颜回中
  1. clock

    0下载:
  2. EDA 数字钟实现文件 能够实现计时,闹钟,校时功能 -EDA digital clock time to achieve the realization of paper, alarm clock, school functions
  3. 所属分类:assembly language

    • 发布日期:2017-03-24
    • 文件大小:180835
    • 提供者:yuryan
  1. BCD_2add-27

    0下载:
  2. 二进制转十进制的电路程序VHDL,这程序不错,用的话很好-Binary decimal-turn circuit program VHDL, this program is good, with good
  3. 所属分类:assembly language

    • 发布日期:2017-11-08
    • 文件大小:481844
    • 提供者:账号
  1. miaobiao

    0下载:
  2. verilog写的分频程序,可以对输入的频率分频-Verilog write the sub-frequency procedures, can the frequency of the input frequency
  3. 所属分类:assembly language

    • 发布日期:2017-03-22
    • 文件大小:140530
    • 提供者:chen
  1. 111186721leapyear

    0下载:
  2. 一个数字钟防撒法大家多多学习,大家交流下哈-A digital clock anti-scattering method everyone to learn more, to facilitate the exchange of Kazakhstan
  3. 所属分类:assembly language

    • 发布日期:2017-04-01
    • 文件大小:75618
    • 提供者:
« 12 3 4 5 6 7 »
搜珍网 www.dssz.com