搜索资源列表
eatting
- 哲学家进餐问题是荷兰学者Dijkstra 提出的经典问题之一,它是一个信号量机制问题的应用,在操作系统文化史上具有非常重要的地位。对该问题的剖析有助于学生深刻地理解计算机系统中的资源共享、进程同步、死锁等问题,并能熟练地应用信号量来解决生活中的控制流程,即将生活中的控制流程用形式化的方式表达出来。 假设有5个哲学家，他们花费一生中的时光思考和吃饭。这些哲学家共用一个圆桌，每个哲学家都有一把椅子。在桌子中央是一碗通心面，在桌子上放着5只筷子。（如图所示）当一个哲学家思考时，他与其他同事不交互
zhexuejiaeatting
- 哲学家进餐问题是荷兰学者Dijkstra 提出的经典问题之一,它是一个信号量机制问题的应用,在操作系统文化史上具有非常重要的地位。对该问题的剖析有助于学生深刻地理解计算机系统中的资源共享、进程同步、死锁等问题,并能熟练地应用信号量来解决生活中的控制流程,即将生活中的控制流程用形式化的方式表达出来。 假设有5个哲学家，他们花费一生中的时光思考和吃饭。这些哲学家共用一个圆桌，每个哲学家都有一把椅子。在桌子中央是一碗通心面，在桌子上放着5只筷子。（如图所示）当一个哲学家思考时，他与其他同事不交互
IO74LS164
- I0口驱动74LS164,8位同步移位寄存器，将data_buf的数据逐位输出到simuseri_DATA
333
- 针对位同步问题，提出了一种基于基函数分解的开环位定时估计算法。该算法首先利用基函数分解的结果进行相关运算，将本地参考信号波形和接收信号波形的定时偏差缩小到T/4以内；再根据相关运算提供的角度信息进行精确的位同步估计。该算法不需要提取载波相位信息，复杂度较低。仿真结果表明该算法具有较好的估计精度
电子九阴真经
- 《DSP芯片的原理与开发应用》 《通过在FPGA设计流程引入功率分析》改善PCB的可靠性 《如何快速解决PCB设计EMI问题》菜鸟入门必看 《CADENCE射频SiP方法学套件加速无线应用设计》 《如何有效地管理FPGA设计中的时序问题》 《利用微型热管理和电源管理技术》解决电子设计的关键难题 最新射频IC应用编程接口设计方案 《DC/DC电源管理应用中的功率MOSFET的热分析方法》有效的解决方法 《基于PSoC3芯片的步进电机微步控制方案》经典案例 《SVN，HG，GIT命
SDMX512appg
- 同步DMX512 简介和控制器的设计 在灯具调光和控制中，人们大量采用了DMX512 的控制协议，它是由美国剧 场技术协会（United State Institute for Theatre Technology，Inc）于1986 年8 月提出的一个能在一对线上传送512 路可控硅调光亮度信息的标准. DMX512 通信方式是采用了异步通信格式,每个调光点由11 位组成,其中一个 是起始位,8 位调光数据,两个停止位.每一次传输能512 个调光点.-DMX512
barker
- 帧同步的实现方法，基于7位巴克码的实现，采用V_LOG编写成的工程例子 可以直接编译-Frame Synchronization Method, 7 based on the realization of Barker Code, adopted the project into V_LOG example of the preparation can be directly compiled
synchronization
- 各种同步实验及系统设计。包括：同步载波提取、帧同步信号提取实验、位同步信号提取实验以及衰落信道帧同步电路设计与实现和位同步的提取方法设计。-Various synchronization experiment and system design. Including: synchronous carrier extraction, frame synchronization signal extraction experiments, bit synchronization signal ext
fjq1
- 介绍了在数字语音通信中, 利用在系统可编程技术和复杂可编程逻辑器件CPLD, 实现了数字语音的复接和分接 对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明, 系统工作稳 定可靠, 设计是成功的。-Describes the digital voice communications, the use of in-system programmable technical and complex programmable logic devic
sy3
- 多路信号复用基带系统的建模与设计,按位同步复接并掌握四路同步复接器的VHDL设计及系统的时序仿真。-library ieee use ieee.std_logic_1164.all use ieee.std_logic_unsigned.all
sy2
- 晶振频率为4.096MHz，系统同步时钟为256KHz，每个时隙占8位； 四路支路信码各为8位，分别为： 1 1 1 0 0 1 0 1 ；1 1 0 1 1 0 0 1 ；1 0 0 1 1 1 0 1 ； 1 1 1 0 1 0 1 1 ； 复接方式采用：按位同步复接。 -library IEEE use IEEE.std_logic_1164.all use IEEE.std_logic_unsigned.all
基于FPGA的巴克码发生器与识别器的设计
- 详细介绍了7位巴克码以及帧同步，7位巴克码与帧同步的关系。-Details of the seven Barker code and frame synchronization, 7 Barker code and frame synchronization relationship.
qdpsk
- 摘 要: 经过限带滤波后的QDPSK 信号的码元波形可分为稳定区与过渡区, 根据这一特点可以利用DFT 方法来实现信 号的解调和位同步。 在这种数字化解调器中需要设计一个合适的带通滤波器, 以便尽可能地消除信号的旁瓣分量而不影响信号 码元稳定区内的波形。本文介绍了上述带通滤波器的方案选择和基于M at lab 的滤波器参数设计方法, 以及仿真效果。-Abs tra c t: A f ter a band pass f ilter, QDPSK signal′ s symbo l can
zaibo
- 16QAM解调算法，载波同步和位同步算法-16QAM demodulation algorithm
haishiweixingtufaxinhao
- 是一篇关于基于FPGA海事卫星突发信号位同步的文章，希望对大家有用-One based on FPGA maritime satellite burst signal bit synchronization article, we want to
Bitsynchronizationclockprogramdesign
- 一种新型位同步时钟提取方案以及实现。基于的是fpga。-A new bit synchronization clock extraction programs and implementation. Based on the fpga.
zhen1
- 本文设计的数字分接器是由帧同步提取模块、位同步提取模块、帧同步移位和时序信号恢复模块、分路器模块、串/并转换电路模块五部分组成-Digital tapping machine is designed in this paper by the frame synchronization extraction module, a synchronous extraction module, the displacement of frame synchronization and timing si
永磁同步电机_PMSM_FOC软件库_用户手册_中文版
- 本用户手册介绍了永磁同步电机（PMSM）FOC软件库，STM32F103xx微控制 器就是针对磁场定向控制（FOC）3相永磁电机固件库开发的。 这些32位，ARM 的Cortex.- M3 的芯ST微控制器（STM32F103xx）附带一 套外围设备，使之适用于永磁交流同步电机和交流异步电机磁场定向控制。特别 是，本手册介绍了STM32F103xx软件库发展到可以控制外置型或嵌入型或在扭矩 和速度两个控制模式下控制正弦波驱动永磁电机。这些电机可能配备一编码器， 具有三个霍尔传感器或者
FPGA_QPSK
- 本设计是基于FPGA技术来实现QPSK 数字调制传输系统。通过VHDL语言基于 FLEXlOK芯片完成了QPSK数字调制系统 的调制与解调模块、位同步信号恢复模块、 帧同步信号提取模块，数据采集模块、数据 恢复等模块的设计与仿真。-This design is based on FPGA technology to achieve QPSK Digital modulation transmission system. Based on the VHDL language
ex516
- gardner位同步算法，实现数字通信系统中位同步-gardner bit synchronization algorithm to achieve bit synchronization in a digital communication system