搜索资源列表
Veilogbook
- 第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL
FSM 算法介绍
- 本文详细介绍了有限状态机的设计方法，并用两个实际的例子描述了如何设计FSM，希望有兴趣的朋友能体会到FSM的优美之处。
synopsis_FSM_coding
- synopsis的有限状态机编码方法的文档。 针对synopsis的综合环境，根据其综合工具的特点说明安全可靠、速度适合的FSM编码风格。 FSM coding style under synopsis. Used for verilog or vhdl designer. Good study data for ASIC newhand.-synopsis of the finite state machine coding documents. Synopsis for the in
FSM_FTP
- 利用有限状态机实现FTP 文件传输,不错，可以看看，研究一下-The use of finite state machine realization of FTP file transfer, yes, you can look at and study the
DUAL_finite_state_machine
- 对EIGRP的高级特性DUAL有限状态机的详细描述-EIGRP advanced features of the DUAL finite state machine detailed descr iption of the
AReconfigurableFIRFilterSystemBasedonFPGA
- 本文将FPGA的快速性和计算机的灵活性通过USB2．0总线有机地结合起来，设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数，通过USB2．0对FPGA芯片内部的FIR多阶滤波器进行参数配置，实现数字滤波器参数可调；配置后的FPGA滤波单元完成对A／D采集的信号进行滤波运算，滤波后的数据经过缓存后通过USB2．0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换，保证了系统的有序运行。-In
Verilog_HDL
- 有限状态机和可综合风格的Verilog_HD
wf
- 六个基本实体：工作流定义、活动、转换条件、工作流相关数据、角色、应用程序，几个实体加上管理部分基本可以实现接口，这里的活动就是库所，转换条件对应的是条件和变迁，可贵的是文档里介绍了表结构，对状态、类型等也作了枚举，简单介绍了Petri网结构，最重要的是介绍了基于关系型数据库的建模，介绍了几个条件路由，后面就是流程运转的核心部分，也是有限状态机实现-Six basic entities: the workflow definition, activity, conversion condition
fms
- 这是个有关有限状态机编程的资料，希望对你有帮助-FMS, which is the state machine information, want to help you! ! !
FSM_Robustness_Testing
- 基于有限状态机的健壮性测试研究。 关键词：健壮性测试；增强有限状态机；全球平台；安全通道协议-The Research of Robustness Testing Based on FSM
FSM
- 有限状态机的文章，文章阐述清晰明了，结构分明，深入浅出，适合学习。-Finite state machine of the article, the article presents the clarity, structured, easy to understand, suitable for learning.
The-state-machine
- 本文的重点就在于，怎样利用状态机原理进行程序设计。本文会先给出普通 的、一个平面上的FSM（有限状态机）的概念和实例，并指出其中的一些缺点， 然后引出本文的重点HSM（层次状态机）的概念和设计方法。为了使本文既可以 作为设计方法的参考，又可以作为实现方法的参考，本文会给出FSM和HSM的 C语言实现-The focus of this article is that, and how to make use of the principle of the state machin
state-machine-with-module
- 简单地说，状态机又称之为有限状态机， 状态机系统有 N 个（有限个）状态，任一时刻，系统都工作于其中的一个状态，当有输入 （激励）时，系统执行某些动作，并切换到下一状态-Said state machine is also known as a finite state machine, the state machine system there are N (a finite number of) state at any one time, the system works in
verilog
- 语言设计，虚拟器件，有限状态机，verilong语言教程等-Virtual Appliance
lec-HSM
- 关于有限状态机和层次状态机的编程方法的讲座。-A lecture About programming methods of hierarchical finite state machine
LabVIEW模板和项目范例
- 文档目录如下所示 1. 简单状态机 2. 队列消息处理程序 3.运营商框架 4. 有限的测量 5. 连续测量记录 6. 反馈蒸发冷却器 7. Labview模板和项目示例(The document directory is shown below 1. Simple state machine 2. Queue message handler 3. Operator framework 4. Limited measurements 5. Continuous measurement recor