搜索资源列表
fftfpga
- 采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实验表明，该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，可以广泛地应用于数字信号处理的各个领域。-time selected by using the in-situ-4 algorithm and coordinate rotation digital computer (CO
loongson
- 龙芯2E处理器用户手册 中国科学院计算技术研究所 意法半导体公司 2006年 9 月 龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指 令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件 中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原 来的顺序，以保证精确中断和访存顺序执行。 -Godson 2E processor user manual CAS Institute of Comp
~CDDBNY834200PDF
- 探讨RISC32处理器设计中三个关键问题包括多媒体指令集扩展设计、流水线微结构优化设计以及使RISC32成为一个真正IP核的其他相关设计问题-explore RISC32 processor design three key issues, including the expansion of multimedia instruction set design, pipelined micro-structural optimization design and make RISC32 beco
Godson1
- 龙芯一号的数据手册！ 通用32 位微处理器，支持MIPS-III 指令 主频为200~266MHZ 基于操作队列复用的高效7 级标量流水线 高效的64 位浮点流水单元 浮点性能220 MFLOP @250MHz 内置MMU、TLB 实现从程序虚拟地址到CPU物理地址的转换-Godson manual data on the 1st! Definitive 32 microprocessor, support MIPS-III Directive megabyte of 2
fpgaJPEGdcode
- 基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。-based fpga JPEG codec design, the flow of time to solve optimization problems in parallel, enhance DCT / IDCT module of the operating speed.
firfilterdesignoffpga
- 提出了一种基于FPGA的高阶高速F IR滤波器的设计与实现方法。通过一个169阶的均方根 升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速F IR滤波器,并且对所设计的 FIR滤波器性能、资源占用进行了分析。
068576
- 在数字信号处理中,高速高精度的三角函数发生器有着广泛的应用。传统的方法是采用查表、多项式展开或近似的方法。这些方法在速度、精度、简单性和高效实现方面不能兼顾。对比而言,用CORDIC 实现的三角函数发生器能很好地兼顾这些方面,并且极适合于VLSI 实现。提出了一种基于流水线CORDIC的离散三角函数发生器。
DSP_TURBO
- 基于Log_MAP 算法, 提出了一种TURBO 码DSP 实现方案。利用内联函数、循环展开, 软件流水线技术对算法进行了优 化, 在TMS320C6416 芯片上实现了36Mbps 的编码速率及1.6Mbps 译码速率(5 次迭代)。该方案可以灵活设置码率、帧长、迭 代次数等关键参数, 适用于不同要求的高速通信系统
hard
- 一个关于硬件多线程的论文 ,在流水线中实现的 对于硬件爱好者使用
一种流水线控制结构处理器的实现
- A fast control cell processor (CCP) has been designed and implemented in order to process control cells as they enter the module. This fast CCP is capable of receiving back-to-back control cells, process- ing them, and sending them out in back-to-b
一种节约面积的可编程存储器内建自测试设计方法
- 随着深亚微米技术不断的发展，在SoC 设计中存储器需求越来越大，芯片的量产需要有效率而又 具有相对的低成本的测试方法。可编程存储器内建自测试方法基于客制化的控制器，提供了一定程度可 靠的弹性以及所需合理的硬件成本。我们在本文提出了一个P-MBIST 设计的硬件分享架构，经由分享共 用的地址产生器与控制器，P-MBIST 电路的面积开销能够大幅减小，利用加入的两级流水线能够达到更 高的测试速度。最后，所提出的P-MBIST 电路能够由使用者自定义的配置文档而自动生成。
FPGA.rar
- 流水线技术在FPGA设计中的应用 pdf ,Pipelining Technology in FPGA Design
VHDLpipeline
- 流水线实现圣经，可以大幅度提高系统时钟指标，可以提高编程水平-Pipeline to achieve the Bible, can greatly improve the system clock indicators, can increase the level of programming
Ajax
- 原有短信通道业务处理流程是流水线模式,也就是一个线程处理完所有业务,后面的数据需要等待前面的数据处理完后方再次处理-Show Note WorkFlow
MipsIt
- 可以自由开发的MIPS仿真器模型(.exe),指令执行动画显示.通过修改graphics和对应的元件和互联文件(.dit)可以自己画流水线,其中.dit文件使用简单的硬件描述语言编写.而mipsit是对应的软件开发环境,为自己设计的流水线编程.学习体系结构的好东西-This is a system consisting of a software development environment and a highly flexible microarchitecture simulator
FPGAANDFILTER
- FIR数字滤波器设计FPGA实现的研究。流水线技术在文中得到了应用，提高了数据处理的速度-FIR digital filter design FPGA realization of research. Lines in the text has been applied to improve the speed of data processing
Radiofrequencycardreader
- 射频读卡器方案 该方案采用Silicon Lab 公司超低功耗SOC 型单片机C8051F31x,流水线指令 结构，70 指令执行时间为一个或两个系统时钟周期，速度可达25MIPS 灵活的 时钟源-Radio frequency card reader program used the program Silicon Lab company SOC-based single-chip ultra-low power C8051F31x, command line structure,
16位流水线加法器
- 16位流水线加法器报告，内涵主代码测试代码测试结果及分析(16 bit pipelined adder)
全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现
- 全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现