搜索资源列表
firfilter14
- 用Quartus II实现综合布线，要求充分利用Altera Stratix/Stratix II的器件的DSPBLOCK资源，Quartus II综合出的系统最高工作频率达到270Mhz以上.用Verilog进行编程。-Pipeline FIR structure。
documents_nios_fpga_altera
- Books and datasheet FGPA NIOS II Altera
AlteraFPGA-based-PCI-bus-speed-to-download-the-con
- 基于PCI总线的Altera FPGA高速下载配置设计方案-Altera FPGA-based PCI bus speed to download the configuration design
piny_DE2
- Pin on Altera DE2 Board
intro_to_quartus2_chinese
- 介绍quartus2的使用方法，中文版 第一章概述主要的图形用户界面、EDA 工具和命令行界面设计流程。接下来 每一章开头都介绍该章具体目的，并对每个任务流加以概述, 描述如何将 Quartus II 软件与现有EDA 工具和命令行设计流程集成在一起。另外，手册 还推荐了能够帮助您使用Quartus II 软件的其它资源，如Quartus II 在线 帮助和Quartus II 在线教程、应用笔记、白皮书以及Altera 网站提供的其 它文档和资源。-Introducti
MAX7000a-Programmable-Logic-Device
- ALTERA公司MAX7000系统CPLD的技术文档。-ALTERA CPLD company MAX7000 system technical documentation.
420-hw
- chip gesign using altera and xilinx.
sdr_sdram_altera
- ALTERA的SDRAM的控制器和时序文档说明，很详细也很简洁，是一份不可多得的SDRAM开发的参考文档-ALTERA and timing of the SDRAM controller documentation, very detailed but also very simple, is a rare development of reference documentation SDRAM
Moltiplicatore5
- Multiplier5 altera component
Quartus_Modelsim_setup
- communication between quartus II and modelsim altera
Altera_Monitor_Program_Tutorial
- Tutorial about using altera monitor program
DE2_scheamtics
- altera 公司的FPGA 二代板的原理图-DE2_scheamtics from altera company
xilinx_altera
- XILINX 与 ALTERA 两家FPGA的比较,其中涉及了资源\速度\型号\性能等,比较时编译软件都采取了较多设置,可以保证正确性.-XILINX and ALTERA FPGA comparison of two, which involves a resource \ speed \ models \ performance, etc., when compared to compiled software have taken more settings, you can guaran
StratixII
- Stratixii的器件介绍，主要用于初学者了解ALTRRA的器件参数-the descripsion of Stratixii，for ALTERA
Stratix
- Stratix的器件介绍，用于初学者了解ALTERA的器件参数-the descripsion of Stratix
biyesejitognxinxitong
- 中文摘要 正交频分复用（ OFDM ， Orthogonal Frequency Division Multiplexing）是当前一种非常热门的通信技术。它即可以被看作是一种 调制技术，也可以被看作是一种复用技术。由于它具有抗多径衰落和频谱 利用率高的特点，因此被广泛应用于高速数字通信领域，比如应用于IEEE 802.11a无线局域网（WLAN）的物理层等等。 我的毕业设计的核心任务是：采用 FPGA 来实现一个基于OFDM 技术 的通信系统中的基带数据处
altera_reference_design_description
- ALtera digital predistortion reference design descr iption
Design-of-LDPC-codes-on-FPGA
- 小论文《基于FPGA的（3,6）LDPC码并行译码器设计与实现》实现了码率为1/2，帧长为1008bits的规则（3,6）LDPC码译码器-Design and Implementation of Parallel Architectures Decoder for（3,6）LDPC Codes Based on FPGA code rate of 1/2 and block length of 1008 bits has been implemented based on FPGA(S
ep2c5
- altera 公司提供的 Pin Information for EP2C5-Pin Information for the Cyclone II EP2C5 Device