搜索资源列表
SDRAM_and_DDRrouting
- SDRAM与DDR布线指南 SDRAM与DDR布线指南
median
- 中值滤波的实现，该代码使用的是verilog 语言 module median(clk,reset,load,din,mult,dout,over,a3,b3,c3,a2,b2,c2,a1,b1,c1)-Median filter implementation, the code using verilog language module median (clk, reset, load, din, mult, dout, over, a3, b3, c3, a2, b2, c2, a1,
K4H511638D
- 512Mb D-die DDR SDRAM Specification
3508c54266f8407719e18880fd6addd6
- 是用VerilogHDL语言写的有关SDRAM的源代码。-VerilogHDL language is written in the SDRAM of the source code.
TheResearchoftherealtimesignalprocessingofSARbased
- 3．完成系统的FPGA程序开发与调试，主要包括FFT，IFFT，CMUL和转置 存储控制等模块，在此基础上，重点介绍了一种基于DDR SDRAM的行写行读高 效转置存储算法，在采用该算法进行转置存储操作时，读写两端的速度相匹配， 满足流水线操作要求，提高了整个系统的实时性。最后介绍了采用CORDIC算法 实现复图像求模运算的方法，分析了算法的硬件实现结构，并给出了基于FPGA 的实现方法及仿真结果。-he FPGA s development and debugging ar
AN10771_SDRAM
- C Code - LPC2000 SDRAM
KM9260
- AT91SAM9260 linux board CPU AT91SAM9260, 180MHz 256MB NAND Flash 32MB SDRam
040402~~
- 虽然与SRAM相比，SDRAM需要额外的控制逻辑，有更复杂的时序要求，需要定时刷新，但是由于SDRAM具有单位空间存储容量大和价钱便宜的优点，因而被许多的嵌入式开发者所青睐。为此，针对这种情况，必须设计SDRAM控制器。为了降低系统成本，本课题采用FPGA技术，并使用VHDL语言研究了FPGA与SDRAM的存储器接口实现问题。-Abstract In order to expand the SDRAM’S storage capacity of the TS一101 processor，a me
communication-system-circuit-instance
- 该文件是“通讯系统”的电路图实例，本电路图注重于USB2.0、RS232、以太网的连接方法以及外围电路设计，为读者朋友提供一个完整的电路实例。而C6713电路部分，只涉及C6713与三个器件的连接关系，至于C6713的其他部分（如SDRAM、FLASH等）都略去,读者可参考另外相关的章节。-The document is " communication system" circuit instance, the diagram focuses on USB2.0, RS232,
sdram_introduce
- sdram内存技术指南（sdr,ddr,ddr2,ddr3）-sdram memory technology guide (sdr, ddr, ddr2, ddr3)
256Mb_sdr
- Micron公司SDRAM颗粒的数据手册,使业界事实上的标准.-Micron' s SDRAM data sheet of particles, so that the de facto industry standard.
sdr_sdram_altera
- ALTERA的SDRAM的控制器和时序文档说明，很详细也很简洁，是一份不可多得的SDRAM开发的参考文档-ALTERA and timing of the SDRAM controller documentation, very detailed but also very simple, is a rare development of reference documentation SDRAM
2gbddr2
- DDR2数据手册 描述DDR2 SDRAM数据访问时序-DDR2 Data Manual, describes the DDR2 SDRAM data access timing
S3C2440A-debug-and-download-using-MDKPJlink
- hardware: 1.CPU:S3C2440A 2.norflash:2MB,bank0, 16bit 3.SDRAM: 64MB,bank6 4.Nandflash:256MB, 8bit 5.develop broad:TX2440A (V6.2 2011/05/12) 6.Jlink v8 software: 1.Jlink v4.08 2.MDK 4.23
MT47H128M4_MT47H64M8_MT47H32M16
- micron公司DDR2 SDRAM资料：MT47H128M4_MT47H64M8_MT47H32M16.pdf-micron DDR2 SDRAM：MT47H128M4_MT47H64M8_MT47H32M16.pdf
bootloader
- Bootloader for SDRAM interface to FPGA using microblaze
linux-video-Program
- 系统整体设计嵌入式高清视频无线传输系统的框图如图1所示。它主要由视频编码子系统、主控子系统、CDMA通信子系统3大部分构成。视频编码子系统中,采用TI公司的超低功耗图像解码芯片TVP5150,将模拟视频信号转换成数字视频信号输入到AT2061的视频输入接口,继而由AT2061实现高清视频编码产生两路不同分辨率的压缩视频流,此外,需要为AT2061配备专用的SDRAM存储代码及视频数据。主控子系统以STM3210FK为核心,利用32位总线外扩FLASH,SDRAM-The overall syst
printer-self-adjust-system
- 是一款基于arm，fpga，sdram，cis的打印喷头自动校准系统。具有较强的实时性和扩展性。-A arm, fpga, the sdram of cis the print nozzle automatic calibration system. Has a strong real-time and scalability.
S3C2410PSDRAM
- 针对sdram的应用时序以及在s3c2410上进行外扩的主要描述和设计。-Application timing for sdram s3c2410 on the main specification and design of the external expansion.
Datasheets
- Mobile DDR SDRAM MT46H32M16LF – 8 Meg x 16 x 4 banks MT46H16M32LF/LG – 4 Meg x 32 x 4 banks TFT-G240320LTSW-118W-E 16-megabit 2.5-volt or 2.7-volt DataFlash K9F1G08X0A S25FL032P S25FL032P Cover Sheet 32-Mbit CMOS 3.0 Volt Flash Memory