搜索资源列表
OBT-1553
- 珠海殴比特公司实现的1553的IP核的手册-Zhuhai company to achieve the 1553 assaulting bit of the IP core of the manual
plementation
- USB2_0设备控制器IP核的设计与实现USB2_0 Device Controller IP Core Design and Implementation-USB2_0 Device Controller IP Core Design and Implementation
plementation
- USB2_0设备控制器IP核的设计与实现-USB2_0 Device Controller IP Core Design and Implementation
ISE_IP_FIR_FPGA
- 利用ISE的IP核在FPGA上设计fir滤波器-Fir filter IP core on FPGA design using the ISE
(Avalon-ST)-interface_from_liu
- IP 核的接口（The Avalon® Streaming (Avalon-ST) interface）的使用说明，和程序-IP core interface (The Avalon Streaming (Avalon-ST) interface) instructions for use, and procedures
PCI_E_protocol_transaction
- pcie作为一种新型的数据总线，有取代pci的趋势。采用FPGA实现pcie是一个很好的研究途径。在使用xilinxFPGA的时候，ip核已经封装了物理和数据链路层协议，我们只需要完成事务层协议的解析，就可以设计高速的pcie总线。-PCIe data bus as a novel, a replace PCI trend. FPGA implementation pcie is a good way to research. In use xilinxFPGA time, ip nuclear
以太网IP核说明书
- MAC的硬件设计spec,IC设计人员的非常非常好的参考资料
SHA-1ImplementationOnFPGA
- 希算法SHA-1算法广泛地应用于电子商务、商用加密软件等信息安全领域。通过对SHA．1算法的深入 分析，提出了流水线结构的硬件实现方案。通过缩短关键路径，使用片内RAM代替LE寄存器实现流水线中间变量 的数据传递，有效地提高了工作频率和单位SHA-1算法的计算速度。这种硬件结构在Altera系列芯片上的实现性能 是Ahera商用SHA-1算法IP核的3倍以上。-Hash algorithm SHA-1 is used widely in cryptographic applicati
BLDCM-based-on-NIOS
- 基于NIOSII的无刷直流电机控制器设计 庄任勤 大连海事大学 硕士论文 电力电子与电力传动 2009年6月 本文介绍了无刷直流电机的工作原理，研究了无刷直流电机的PWM调制方式，实现了基于Nios软核的无刷直流电机控制系统的SOPC设计。系统硬件包括以FPGA为核心的控制电路和用于电机驱动的三相全桥逆变电路，对FPGA及其外围设备的选择和逆变电路的设计做了大量研究工作。软件设计包括在Quartusn中用vHDL语言生成的位置检测模块、电机控制模块和PID调节器的I
precision-frequency-meter-design
- 基于51软IP核的等精度频率计设计，利用altera提供的软51ip核，用VHDL语言实现的-Based on 51 soft IP cores, such as precision frequency meter design, the use of the software provided 51ip altera core, using VHDL language
yinpinxinhaofenxiyi1233412
- 基于Altera Cyclone II 系列FPGA嵌入高性能的嵌入式IP核(Nios)处理器软核的基于FFT的音频信号分析仪-Based on Altera Cyclone II series FPGA embedded high-performance embedded IP core (Nios) soft core processor FFT-based audio signal analyzer
ZedBoard-step2
- ZedBoard学习手记（二） 开发自定义AXI总线外设IP核——以LED和开关为例 -ZedBoard learning s note (2) develop a custom AXI bus peripherals for leds and switch IP core- for example
CAN_IP_2014-4-20
- CAN IP核的详细实现 直接运用 可以用ISE直接打开-CAN IP USE
pll
- 用quartus自带的ip核生成的pll代码-use the ip core from quartus ii to generate the programme of PLL.
music-Player-based-on-FPGA
- 设计了一种基于Altera FPGA的音乐播放器，能够实现从SD卡中读取所有音乐文件，并通过开发板送至DAC数模转换器并播放出音频文件。本设计基于SOPC技术，使用Nios2软核处理器实现，包括软硬件设计两个部分。硬件部分主要负责对SD卡控制器的ip核编写及调试，实现硬件所需功能。软件部分主要负责对SD卡按时序进行音频文件的读取操作以及音频信息的输出。同时，制作了一个小型的音乐播放模块，实现音乐的播放。最终作品基本满足要求。-Altera FPGA-based design of a music
ModelSim-for-PLL
- 基于Verilog在的PLL的IP核仿真测试，环境为ModelSim-Verilog-based IP cores in the PLL simulation test environment for ModelSim
axi_spi
- AXI 总线的SPI IP核说明书，需要的可以看一下。对于研究SPI 总线很有益处。-SPI IP Core Introduction
SOPC-Nios2-and-LCD-interface
- Altera SOPC Builder提供了Nios Ⅱ处理器及一些常用外设接口，但并没有提供 12864液晶模块的接口及驱动。利用SOPC Builder中元件编辑器Create New Component， 通过自定义逻辑的方法在SOPC设计中添加自己开发的液晶显示模块IP核，并集成到系统， 实现了嵌入式NiosⅡ软核处理器与液晶显示模块的接口设计，并编写了驱动程序。可以和 系统自带的接口组件一样，开发者利用该开发组件，不必了解液晶屏原理就可以使用标准C 函数操作组件进行
Viterbi_Decoder_cn_v6.2
- Xilinx 卷积码译码器IP核v6.2中文翻译，可作为快速入手译码器资料。-Xilinx convolutional code decoder IP core v6.2 Chinese translation, as fast start decoder available.
8pic_MCU
- 8位MCUIP核的设计与应用（verilog IP核设计）PIC处理器 西安电子科技大学硬件工程师培训资料-Design and Application of 8 MCU IP cores (verilog IP core design) PIC processor Xi an University of Electronic Science and Technology Hardware Engineer training materials