搜索资源列表
ps2_ipcore_design
- 电子测量技术 ELECTR0NIC MEASI瓜EMENT TECHN0L0GY 第29卷第3期 2006年6月 PS/2设备接口IP核设计 王 豪黄启俊常 胜 (武汉大学物理学院微电子与固体电子学实验室武汉430072) 摘要:用Verilog硬件描述语言实现了PS/2设备接口的II)核设计,详细描述了II)核的结构划分和各模块的 设计思想,并在FPGA上进行验证。结果表明此 核功能正确,可以方便地在SOPC系统中复用。
pld MegaWizard Plug-In Manager
- 利用QuartusII的"MegaWizard Plug-In Manager", 设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它们作为一个project,DEVICE选用EPF10K70RC240-4,对它们进行 时序仿真,将仿真波形(输入输出选用group)在一页纸上打印出来。 2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_
07302529
- 计算机组成原理实验(MAX PLUS) 1.ALU设计 2.MEM设计 3.32位2选1选择器-Principles of Computer Organization Experiment (MAX PLUS) 1.ALU design 2.MEM design 3.32 2 election 1 selector
Develop-a-Verilog-module-for-a-2
- 基于QUARTUS9.1 的 程序 例程用于 CYCLONE II ep2c5t144 开发板测试-guangyuQUARTUS de licheng yongyuceshi CYCLONE II ep2c5t144 board
codlab-17-2-12
- Verilog programs- multiplexer, encoder etc
lab-2-Memery-design-with-VerilogHDL
- 用verilog 编写的32位存储器代码,modusim仿真通过,包括原理图和代码,以实验报告形式写出-32-bit memory code written in verilog, through modusim simulation, including the principle diagram and code, in the form of a lab report write
rs_code
- 本文在介绍卷积码原理和描述方式的基础上以1/2卷积码为例重点详细阐述了基于Verilog HDL 的卷积码的编器的设计-This paper introduced the convolution code on the principles and methods described in 1/2 convolutional code as an example focuses elaborated convolution based on Verilog HDL code compiled
2
- Verilog Code By sivanantham and sakthivel Lab assignment-xor gate Do not forget to thank
Verilog
- Verilog课程设计自动售货机 1)设计一个自动售货机,此机能出售1.5元、2元两种商品。出售哪种商品可有顾客按动相应的一个按键即可,并同时用数码管显示出此商品的价格。可同时购买两种、多件商品。 2)顾客投入硬币的钱数有5角、1元两种。此操作通过按动相应的两个按键来模拟,并同时用数码管将投币额显示出来。 3)顾客投币后,按一次确认键,如果投币额不足时则报警灯亮。如果投币额足够时自动送出货物(送出的货物用相应不同的指示灯显示来模拟),同时多余的钱应找回,找回的钱数用数码管
verilog-2-1-4
- 卷积码(2,1,4)编解码的FPGA实现-Convolution code (2,1,4) decoding the FPGA implementation
MUX
- verilog code for 2:1 mux. this explores and gives an understanding of behavioral code for mux. This can be helpful in understanding the implementation of combinatorial circuits in verilog
wallace4bitdemo
- Wallace nultiplier design using 3-2 compressor based on universal gates. verilog HDL is used to design this multiplier