搜索资源列表
FPGA_SONGER
- 基于FPGA的乐曲硬件演奏电路设计的实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并“梁祝”在GW48系列开发平台上下载调试成功。音乐优美-FPGA-based hardware music concert circuit design to achieve a complete VHDL code. and a detailed account of how the PDF download and set up the jumper, and "Butterfl
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现AD
SongQuartusVHDL
- 乐曲硬件演奏电路设计的全部VHDL代码，在QuartusII环境下编译通过，已存在QuartusII项目
单片机课程设计-数字音乐盒
- 课程设计题目：数字音乐盒 课程设计要求：1.利用I/O口产生一定频率的方波，驱动蜂鸣器，发出不同的音调，从而演奏乐曲（最少三首乐曲，每首不少于30秒） 2．采用LCD显示信息 3．开机时有英文欢迎提示字符，播放时显示歌曲序号（或名称） 4．可通过功能键选择乐曲，暂停，播放。 5．选作内容：显示乐曲播放时间或剩余时间 硬件电路：本设计中用到了89C51单片机，4*4键盘，蜂鸣
51单片机电子琴
- 摘要：本系统以Atmel的AT89c52单片机为主控制器，通过制作硬件电路和软件的设计编写，然后进行软硬件的调试运行，最终达到设计电路乐曲弹奏播放功能和存储重放音乐功能。设计中运用中断系统和定时/计数原理控制电子音乐器发生，并对所需的音阶和贝斯用相应的程序语言编写来实现，用8段数码显示管显示所弹奏的乐谱内容。将两个89c52单片机的串行口连接起来，实现5米以外的通信。输出通道通过一个功率放大器驱动扬声器发声。 关键词：单片机，音乐演奏器 目录： 摘要……………………………………………………
FPGA_DE2_MUSIC
- 基于FPGA的乐曲硬件演奏模块设计，利用硬件描述语言设计符合技术指标的乐曲硬件发生模块，建立实验模型，通过电路仿真和下载硬件测试，在DE2 EDA实验平台上验证其功能-FPGA-based music performance modular design of hardware, using hardware descr iption language designed to meet specifications of the piece of hardware modules occurs,
SY10
- 本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。 -The musical performance circuit’s design and implement Abstract: This paper introd
61EDA_D772
- 基于FPGA的乐曲硬件演奏电路设计的实现(有完整的VHDL代码)-FPGA-based hardware music playing circuit design implementation (a complete VHDL code)
songer
- 根据给出的乘法器逻辑原理图及其各模块的VHDL描述，学习利用数控分频器设计硬件乐曲演奏电路-According to the logic given multiplier module schematic and its VHDL descr iption, learning to use the numerical design of the hardware musical performances divider circuit
music
- 乐曲硬件演奏电路设计 由顶层文件和数控分频、乐曲简谱码对应的分频预置数查表电路、8位二进制计数器（ROM的地址发生器）组成。演奏乐曲“梁祝”，乐曲可改。已经过硬件下载测试（使用芯片EP1C6Q240 Cyclone系列）-Music by the top hardware performance circuit design file and the NC frequency, music notation code number corresponding to the preset fr
EDA
- 乐曲硬件演奏电路设计 功能要求：仿照课本P263的实验9-1，设计一乐曲演奏电路，演奏的曲目不限，但起码要有两首歌曲，演奏的歌曲分手动选择和自动循环两种模式。-Playing music hardware circuit design functional requirements: P263 experiment along the lines of books 9-1, the circuit design of a music concert, repertoire limitati
VHDL-NoteTabs-
- 利用实验数控分频器的设计硬件乐曲演奏电路,主系统由三个模块组成，顶层设计文件，其内部有三个功能模块，TONETABA.VHD,NOTETABS.VHD,和SPEAKERA.VHD, 在原设计的基础上，增加一个NOTETABS模块用于产生节拍控制（INDEX数据存留时间）和音阶选择信号，即在NOTETABS模块放置一个乐曲曲谱真值表，由一个计数器的计数值来控制此真值表的输出，而由此计数器的计数时钟信号作为乐曲节拍控制信号，从而可以设计出一个纯硬件的乐曲自动演奏电路。-Experimental NC
shiyanliu
- 用VHDL编程实现乐曲播放器设计。使用层次化设计方法，实现乐曲播放器的设计； 使用数控分频器设计硬件乐曲演奏电路，实现多首乐曲播放功能。 -The music player design with VHDL programming. Using the hierarchical design method, design music player NC crossover design hardware music playing the circuit, the song pla
1
- 基于FPGA的乐曲硬件演奏电路设计的实现-Based on the realization of the FPGA playing the music hardware circuit design (complete VHDL code)
Verilog-HDL
- 本课程设计在EDA开发平台上利用Verilog HDL语言设计数控分频器电路，利用数控分频的原理设计乐曲硬件演奏电路，并定制LPM-ROM存储音乐数据，-This course is designed to take advantage of the EDA Verilog HDL language development platform NC divider circuit design, the use of CNC dividing principles music playing ha
MUSIC
- 乐曲硬件演奏电路的主系统由4个模块组成： FDIV、CODE_DATA、F_CODE和DRIVER。其中，模块U1（FDIV）是分频功能将输入的6MHz的时钟信号分频成1MHZ和4Hz的信号。U2（CODE_DATA）类似于弹琴的人的手指；模块U3（F_CODE）类似于琴键；模块U4（DRIVER）类似于琴弦或音调发声器。(The main system of musical performance circuit consists of 4 modules: FDIV, CODE_DATA,
vhdl 播放器
- 利用分频器设计硬件乐曲演奏电路；通过开关实现乐曲的切换