搜索资源列表
Embedded_cyclic_redundancy_check_CRC_Module
- 嵌入式循环冗余校验CRC模块设计Embedded cyclic redundancy check CRC Module-Embedded cyclic redundancy check CRC Module Embedded cyclic redundancy check CRC Module
CRC
- 循环冗余校验(CRC)模块设计 循环冗余校验(CRC)模块设计-Cyclic Redundancy Check (CRC) module design cyclic redundancy check (CRC) module design cyclic redundancy check (CRC) module design
UHF-RFID-CRC
- 本文首先研究了IsO／IECl8000．6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式，对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析，并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨，重点研究了ISo／IECl8000．6标准中采用的数据保护与校验技术，即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
crc0
- 此为完整的CRC循环冗余校验编译码的源代码。分为三个模块，清晰地显示了编译码函数的调用过程。-This is the full CRC cyclic redundancy check encoding and decoding of the source code. Divided into three modules, clearly shows the process of decoding the function call.
MYCRC
- 由于altera公司的CRC生成和校验模块不支持本系统使用的Cyclone IV E系列FPGA，因此本文独立设计了CRC模块。该模块的接口与altera公司的CRC模块接口基本一致，能够对16位输入的数据流进行CRC校验码生成和校验。本文采用CRC-CCITT生成项，其表达式为：X16+X12+X5+X0。本模块需要startp信号及endp信号指示数据传输的起始及结束。本模块采用状态机设计，对于数据头和数据尾分别由不同的状态来处理。在本模块中，使用了for循环，这会消耗较多的FPGA资源，但
CRC
- 循环冗余校验（CRC）模块设计，包括CRC工作原理、设计原理、程序设计及分析以及仿真分析-Cyclic Redundancy Check (CRC) module design, including CRC works, design principles, program design and analysis, and simulation analysis
CRC
- 包含CRC校验的收发模块，实现CRC循环冗余校验功能-Contains the CRC checksum transceiver module, CRC Cyclic Redundancy Check function
modbus_read_single
- modbus串口读取通讯,其中包含CRC循环冗余校验模块-The communication of modbus.
CRC
- 利用VHDL语言,用FPGA设计一个数据通信中常用的数据检错模块—循环冗余校验CRC模块,选用当前应用最广泛的EDA软件QUARTUS II作为开发平台-Using VHDL, FPGA design of a common data in data communication error detection module- Cyclic Redundancy Check (CRC) module, currently the most widely used EDA software QUAR
crc
- 并行循环冗余校验码的生成模块和检验模块，quartus仿真-Generate and test modules in parallel cyclic redundancy check code
crc_explain
- 循环冗余校验CRC的算法分析和程序实现，设计CRC模块必备参考资料-Cyclic Redundancy Check CRC algorithm analysis and program design CRC essential reference module