搜索资源列表
数字锁相环dll_code
- 通信系统中，信号捕获和同步的数字锁相环的MATLAB仿真程序-communications systems, signal acquisition and synchronization of digital PLL MATLAB simulation program
三相电压不平衡条件下锁相环的设计与实现
- 为了保证并网逆变器、静止同步补偿器等电力电子装置在三相不平衡、畸变或 电压突降条件下正常工作,要求必须研究使用高性能锁相电路跟踪检测技术，能够快 速、准确地锁定正序基波电压相位。本文针对三相电压不平衡等现象研究了锁相环 的设计及实现，主要包括以下几方面： 首先，介绍了课题研究的背景及意义，并对锁相环的工作原理、种类及其发展状 况作了较为全面的综述，总结了并网变换器对锁相环技术的基本要求。 其次，在分析基于单同步参考坐标系的软件锁相环(SSRF SPLL)的结构和工作原 理的基础上，
改善动态相位跟踪和不平衡电压检测性能的改进软锁相环算法
- 相位检测是控制系统的基础，软锁相环检测适用于电 压畸变场合，便于数字化实现。分析了软锁相环应用于静止 同步补偿器时面临的若干问题，并提出了2 方面的改进方 案：一是针对超前/滞后环节参数选取困难的问题，将其滤 波功能转移到前置延时信号消除环节中；二是q 轴电压经 PI 调节的输出直接作为相位的误差信号，减少了前向积分 环节。通过仿真实验证明改进后的软锁相环在动态相位跟踪 及不平衡电压检测等方面的性能有显著改善。
pll
- 实现同步时采用锁相环，锁相环实现的原理，及源代码，-Implementation of the principle of phase-locked loop, and the source code,
003
- 只是一个利用MATLAB实现同步数字锁相环仿真程序-Is just a realization of synchronous digital phase-locked loop using MATLAB simulation program
weitongbu
- 关于锁相法位同步的VHDL实现，包括BLOCK图。-failed to translate
mypll_qpsk
- MATALAB编写的QPSK用于载波同步的锁相环，其结构为平方环-MATALAB编写的QPSK的用于载波同步的锁相环，其结构为平方环
PLL
- 利用锁相环，比较好的实现了载波同步-PLL
PLLC
- 平方载波同步法的MATLAB实现 锁相环部分的仿真程序 结果正确 可以直接使用-PLLC.M
QPSK4_Weitongbu
- 关于定时同步的Matlab仿真代码，采用锁相环技术实现-Matlab code for Timing recovery using PLL
weitongbu
- 数字锁相环实现位同步信号的提取,含电路图，和源代码-Digital phase-locked loop to achieve bit synchronization signal extraction, including schematics, and source code
weitongbu
- 用数字锁相环实现位同步信号提取，包含各个模块的电路设计程序。-To achieve bit synchronization with digital phase-locked loop signal extraction, each module contains the circuit design process.
Digitalpower
- 单片机设计了一种单片锁相倍频电 路，利用片内定时器和数字算法实现了对输入信号的同步 锁相和倍频，并输出倍频信号-: A single- chip digital phase- locking frequency- multi- plier circuit is designed based on the AT89c2051.The circuit can track the input signal in- phase and output the frequency- mu
Matlabpll
- 基于Matlab的数字锁相环的仿真设计，一篇毕业论文，对数字和模拟锁相环进行了详细的分析和仿真-Matlab-based simulation of digital PLL design, a thesis on digital and analog phase-locked loop for a detailed analysis and simulation
PLLC
- 本程序利用平方环实现载波同步，使用锁相环进行跟踪相位偏移-This program makes use of the square ring to achieve carrier synchronization, with the use of PLL to track the phase shift
vhdl3
- 介绍一种基于VHDL 语言的全数字锁相环实现方法， 并用这种方法在FPGA 中实现了全 数字锁相环，作为信号解调的位同步模块。-Introduction of a language based on VHDL implementations of DPLL, and this method is implemented in the FPGA digital phase locked loop, as the signal demodulation of bit synchronizatio
任务四 Gardner位同步算法与锁相环联合仿真
- Gardner位同步算法与锁相环的联合仿真程序.加入了时偏和频偏，能很好地锁定时偏和频偏，得到最佳采样输出。(Gardner bit synchronization algorithm and phase-locked loop joint simulation program, adding time offset and frequency offset, can well lock the bias and frequency offset, get the best sampling o
xianggan
- 使用costas锁相环实现载波同步提取相干载波，可以自由设定初始数据(Using Costas phase locked loop to realize carrier synchronization extraction of coherent carrier, the initial data can be set freely.)
zip
- 基于序阻抗的直驱风电场次同步振荡分析与锁相环参数优化设计((impedance modeling +PLL modeling) sequence impedance of direct drive wind power farm subsynchronous oscillation analysis and parameter optimization design based on PLL)
并网逆变器中全软件锁相环的设计与实现
- 讲述并网逆变器中全软件锁相环的设计与实现，，即检测基波正序分量的电网电压不平衡和扭曲的条件下。明确地,提出了一种积极的基于一种新的序列检测器双同步坐标系的解耦锁相环（双dq–PLL），完全消除了检测误差传统的同步参考框架（SRF–锁相环PLL）(and implementation of all software phase-locked loop in grid connected inverter is described, that is, detecting the positive a