CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 204 188

搜索资源列表

  1. rs

    2下载:
  2. RS编码,verilog编写,可以自定义多项式,(255,233)和(204,188)均可。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4916
    • 提供者:sunwind
  1. RS(204_188)decoder

    0下载:
  2. <Verilog HDL 语言编程》 RS(204,188)译码器的设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11406
    • 提供者:李映波
  1. 实用verilog代码(乘法器,触发器,FIFO等)

    3下载:
  2. 本文件包含一些实用verilog程序代码,包括乘法器,除法器,伽罗瓦域乘法器,CORDIC数字计算机的设计,异步FIFO设计,伪随机序列应用设计,RS(204,188)译码器的设计,都是可综合的。对研究这部分的朋友有一定的帮助。
  3. 所属分类:源码下载

    • 发布日期:2010-12-19
    • 文件大小:28867
    • 提供者:zhanxin0319
  1. Verilog HDL 语言编程 RS(204,188)译码器的设计

    1下载:
  2. Verilog HDL 语言编程 RS(204,188)译码器的设计源码
  3. 所属分类:其它

    • 发布日期:2011-05-02
    • 文件大小:11410
    • 提供者:qinfeng
  1. RSdecoder.rar

    0下载:
  2. cpld/fpga RS(204,188)译码器的verilog程序,cpld/fpga RS (204,188) decoder of the Verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:13784
    • 提供者:陈臣
  1. c23_RS_decoder

    0下载:
  2. 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计-Proficient in verilog HDL source programming language 9- RS (204188) decoder design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-31
    • 文件大小:13456
    • 提供者:李平
  1. ps

    0下载:
  2. RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计-RS (204188) decoder design of asynchronous FIFO design application design sequence was pseudo-CORDIC design of digital computer design CIC divider design Le Hua
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:48108
    • 提供者:苏晓东
  1. rs_encode

    1下载:
  2. 这是用verilog编写的RS(204,188)代码,适用于数字电视的BCH编码过程。-This is the verilog prepared using RS (204,188) code, the application of digital television in the course of the BCH code.
  3. 所属分类:Streaming_Mpeg4

    • 发布日期:2017-04-01
    • 文件大小:1552
    • 提供者:蕊宫獍雪
  1. RS(204.188)design

    2下载:
  2. RS(204,188)译码器说明 原文件: rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_po
  3. 所属分类:其他小程序

    • 发布日期:2013-05-13
    • 文件大小:13900
    • 提供者:川天古木
  1. verilogRS

    0下载:
  2. 该文件为基于fpga的RS(204.188)译码器的verilong源代码,使用的Quartus II的开发环境,已经通过编译,需要者可以自己下载在编译简历工程使用-The document is based on fpga' s RS (204.188) decoder verilong source code, use the Quartus II development environment, has been compiled by the need to download th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:13675
    • 提供者:bobo
  1. reed_solomon_decoder_latest.tar

    0下载:
  2. reed solomon (204,188). in verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:179665
    • 提供者:Evgeny
  1. 1

    0下载:
  2. 图像处理,RS编码,纠错码这个单元对每个扰码后的传输数据帧,包括同 步字节进行截短的RS(204,188)编码.RS编码时, 在信息位前添加51字节的“0”再进入RS(255,239) 编码器,编码后再截去这些字节.RS(255,239)编码 -Image processing, RS coding, error correction code for each scrambling code of this unit after the transmission of data
  3. 所属分类:Graph program

    • 发布日期:2017-04-03
    • 文件大小:1339
    • 提供者:zrq
  1. rs_encode

    0下载:
  2. 关于RS(204,188)的编码程序,已通过编译仿真。-On the RS (204,188) of the coding process has been simulated by compiled.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:330231
    • 提供者:wangcimeng
  1. RS_decode

    0下载:
  2. RS(204,188)译码,verlilog硬件描述语言的实现-rs decode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:14750
    • 提供者:张凤
  1. RS_204_188

    0下载:
  2. DVB_T标准中的RS(204,188)的c仿真及实验报告-DVB_T standard in the RS (204,188) of the c simulation and experimental reports
  3. 所属分类:Other systems

    • 发布日期:2017-05-03
    • 文件大小:1312361
    • 提供者:
  1. TS

    0下载:
  2. Mpeg-2 Transport stream parser. Utility for Printing the PES header details Utility to print the timings in Transport stream. Utility to convert from 204 TS packet to 188 TS packet. -Mpeg-2 Transport stream parser. Utility for Printing the PE
  3. 所属分类:mpeg mp3

    • 发布日期:2017-03-28
    • 文件大小:19785
    • 提供者:ben
  1. RS(204-188)decoder

    0下载:
  2. It is the Reed Solomon Decoder Technique for finding tha errors in the CDs and Hard Drive disk. It is a part of recovery tools.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:13505
    • 提供者:Shyam
  1. RS(204188)

    0下载:
  2. RS(204,188)译码器的设计,经典实例,经过验证-RS (204,188) decoder design, the classic instance of proven
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:15075
    • 提供者:an
  1. RS_dec

    0下载:
  2. rs(204,188)译码器,verilog实现,乘法器采用比特异或方式实现-rs (204,188) decoder, verilog achieve multiplier used than specific or way
  3. 所属分类:Other systems

    • 发布日期:2017-11-12
    • 文件大小:13419
    • 提供者:洋洋
  1. RS(204,188)译码器的设计

    0下载:
  2. RS(204,188)译码器说明 原文件: rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_po
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-09-18
    • 文件大小:15360
    • 提供者:HelloFrank0
« 12 »
搜珍网 www.dssz.com