搜索资源列表
mcu_pid_c_program
- 在使用单片机作为控制cpu时，请稍作简化，具体的PID参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制，一般不采用浮点数运算，而将所有参数全部用整数，运算到最后再除以一个2的N次方数据（相当于移位），作类似定点数运算，可大大提高运算速度，根据控制精度的不同要求，当精度要求很高时，注意保留移位引起的“余数”，做好余数补偿。这个程序只是一般常用pid算法的基本架构，没有包含输入输出处理部分。-using SCM as the control cpu, please slight
pidcontrolC
- 一个比较典型的PID处理程序，在使用单片机作为控制cpu时，请稍作简化，具体的PID 参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制，一般不采用浮点数运算， 而将所有参数全部用整数，运算到最后再除以一个2的N次方数据（相当于移位），作类似定点数运算，可 大大提高运算速度，根据控制精度的不同要求，当精度要求很高时，注意保留移位引起的“余数”，做好余 数补偿。这个程序只是一般常用pid算法的基本架构，没有包含输入输出处理部分。-a typical PID ha
c51_PID
- 典型的PID处理程序：这是从网上找来的一个比较典型的PID处理程序，在使用单片机作为控制cpu时，请稍作简化，具体的PID 参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制，一般不采用浮点数运算， 而将所有参数全部用整数，运算到最后再除以一个2的N次方数据（相当于移位），作类似定点数运算，可 大大提高运算速度，根据控制精度的不同要求，当精度要求很高时，注意保留移位引起的“余数”，做好余 数补偿。这个程序只是一般常用pid算法的基本架构，没有包含输入输出处理部
PIDC
- 处理程序,在使用单片机作为控制cpu时,请稍作简化,具体的PID参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制,一般不采用浮点数运算,而将所有参数全部用整数,运算 到最后再除以一个2的N次方数据（相当于移位）,作类似定点数运算,可大大提高运算速度,根据控制精度的不同要求,当精度要求很高时,注意保留移位引起的“余数”,做好余数补偿。这个程序只是一般常用pid算法的基本架构,没有包含输入输出处理部分。 -handling procedures, the use of
比较典型的pid处理程序
- 这是一个比较典型的PID处理程序，在使用单片机作为控制cpu时，请稍作简化，具体的PID 参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制，一般不采用浮点数运算，而将所有参数全部用整数，运算 到最后再除以一个2的N次方数据（相当于移位），作类似定点数运算，可大大提高运算速度，根据控制精度的不同要求，当精度要求很 高时，注意保留移位引起的“余数”，做好余数补偿。这个程序只是一般常用pid算法的基本架构，没有包含输入输出处理部分。-This is a typical PID p
jincheng
- 由用户输入系统进程数(最多50个进程)来模拟优先级调度算法假设进程是同时到达CPU，进程运行时间(1-10秒)和进程优先级 (1-10，10最高1最低)由程序随机产生，进程有2种状态就绪状态（Ready）和完成状态(Complete)首先根据优先级对进程进行排序，再根据优先级分配时间片运行每次分给进程的时间片为1秒，运行完后需运行时间减1优先级减1转下一个进程。如果进程已经完成就插入到完成队列，如果没有完成就重新插入到就绪队列中的正确位置 程序有两种运行方式： 1、可以直接给出最后
cpu
- 用VHDL语言设计简单的CPU，重点设计微操作代码，然后设计CPU各组成模块，最后根据设计的微操作设计微指令，验证设计的正确性。可基本实现加、减、乘、除、移位、循环等操作。-VHDL language is designed to be simple to use the CPU, the focus of the design of micro-operation code, and then design the components of CPU module designed the f
cpudesignvhd
- 内包含在VHDL环境下的CPU设计原理图和代码以及最后的仿真过程-Within the VHDL environment is included in the CPU design schematics and code, as well as the final simulation
NES_Galaga2016288282006
- 曾经得到国外金牌奖的作品. 优秀的小蜜蜂射击游戏 (完美版)-Quality full screen emulation of one of Namco s finest golden oldies, Galaga! Released back in 1981, right from the word go , Galaga was destined to leave its mark. Now a 25yr old game that’s still loved and remember
CPU
- 在本系统中,分为密钥的授权和发卡两部分。 密钥的授权过程是在一级密钥管理系统产生总控密钥卡和总控密钥认证卡，再用这两张卡发出二级密钥卡和二级密钥认证卡，可以逐级进行授权。末级密钥管理系统可发出用户发卡母卡、用户发卡母卡认证卡和SAM卡。 -In this system, the authorization and card key into two parts. The authorization process is the key in a key management system
CPUexperiment1G
- vhdl课程设计的CPU程序，实现了CPU的完整功能，最终评为优秀-vhdl program curriculum design of the CPU, the CPU to achieve the full functionality of the final good as
PipelineSim
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
PIPELINE
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
PipelineCPU
- 一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
final
- 一个32位的cpu设计，实际是verilog语言，只不过pudn上没有verilog的选项，希望能对你有帮助-this is a 32 bit cpu designer project,which use verilog language. Hope it could help u.
CheapOS
- CheapOS--嵌入式实时多任务操作系统源码免费下载 CheapOS使用与UCOS完全一样的HAL，与UCOS 完全HAL硬件兼容。 并且是完全免费的源代码，可用于商业产品上。 CheapOS最终的版本支持中断，信号，互斥锁，邮箱，延时函数等功能！ 支持低功耗运行的实时操作系统，支持中断嵌套处理。 不同的任务可使用相同的优先级，并且最大可支持65535个应用任务。 方便的CPU USAGE占用率变量，操作系统运行状态一览无余。 如果你需要技术支持，请联系
simulator
- 可以做一個SINGLECYCLE的模擬小CPU，並且最後印出最終的REGISTER值-You can do a little SINGLECYCLE simulation CPU, and finally print the final value of REGISTER
CPU
- 我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构，实现了cpu的基本功能如：加减乘除运算，跳转等。此外，里面有一个17位的ROM区，是存储指令的。你可以写出一段17位的指令代码，并放入ROM区，该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0 17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。-I am a 2014 graduate of Fudan