CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Design of Eight Digital Responder

搜索资源列表

  1. Digital_Responder(Digital_Circuit)

    0下载:
  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number is controlled by the main circuit and the expansion of circuit components. Priority enco
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:56654
    • 提供者:张堃
  1. baluqiangdaqi

    0下载:
  2. 八路抢答器的设计实例内含有c51源程序及数字设计的设计原理方法-Design example of eight Responder c51 contains source code and the design of digital design principles method
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:104020
    • 提供者:chenxing
  1. Digital-Responder

    0下载:
  2. 数字抢答器① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 ④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 ⑤ 设计一个犯规电路,对提
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2194525
    • 提供者:wtm_dxyb
  1. digital-Responder--design

    0下载:
  2. 基于51单片机的的八路数字抢答器的设计,用汇编语言实现。-Based on 51 single-chip digital Responder of eight design, assembly language.
  3. 所属分类:SCM

    • 发布日期:2017-03-27
    • 文件大小:8756
    • 提供者:张刘飘
  1. Eight-way-responder

    0下载:
  2. 本设计是以八路抢答为基本理念。考虑到依需设定限时回答的功能,利用AT89C51单片机及外围接口实现的抢答系统,利用单片机的定时器/计数器定时和记数的原理,将软、硬件有机地结合起来,使得系统能够正确地进行计时,同时使数码管能够正确地显示时间。用开关做键盘输出,扬声器发生提示。同时系统能够实现:在抢答中,只有开始后抢答才有效,如果在开始抢答前抢答为无效;抢答限定时间和回答问题的时间可在1-99s设定;可以显示是哪位选手有效抢答和无效抢答,正确按键后有音乐提示;抢答时间和回答问题时间倒记时显示,满时后
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:3019
    • 提供者:许文强
  1. Eight-scanning-Responder-design

    0下载:
  2. 本文介绍的八路数显无线遥控抢答器,它由8个发射器和1个接收器组成,可用于8组或8组以下的智力竞赛中。本设计使用到的元器件包括:8051芯片、数码LED显示器、七段LED数码管的译码。-This article describes the significant number eight wireless remote Responder, which consists of eight transmitter and a receiver components can be used for e
  3. 所属分类:Project Manage

    • 发布日期:2017-03-31
    • 文件大小:163523
    • 提供者:许佳
  1. siluqiangdaqi_FPGA_Quartus-II

    0下载:
  2. 实现四路抢答,电路具有第一抢答信号的鉴别和锁存功能,在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。 一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。 设计一个犯规电路,对提前抢答和超时抢答者鸣喇叭示警,并显示犯规的组别序号。-Achieve four answer. The circuit have a first
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1028534
    • 提供者:俞少迪
  1. Eight-way-responder

    0下载:
  2. 本次设计使用了74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。此次设计的抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S1~S8表示。设置一个暂停,系统复位和抢答控制开关S,该开关由主持人控制。当其中一路抢先接通电路后,装置自动切断其他电路的信号,同时答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示。如过倒计时二十秒后无人抢答,系统自动复位,倒计时小于五秒发出报警提示。-This design uses 74
  3. 所属分类:SCM

    • 发布日期:2017-05-05
    • 文件大小:287110
    • 提供者:李闯
搜珍网 www.dssz.com