CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - EDA 计数器

搜索资源列表

  1. 减法计数器

    0下载:
  2. EDA常用计数函数VHDL程序设计,减法计数器:可预置数:-common counting function EDA VHDL programming, subtraction counter : Preset :
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2963
    • 提供者:李培
  1. VHDL语言100例(普通下载)

    4下载:
  2. VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
  3. 所属分类:书籍源码

    • 发布日期:2009-04-15
    • 文件大小:344064
    • 提供者:wfl.a@163.com
  1. EDA

    0下载:
  2. EDA实验序列信号检测器和模可变计数器,工程文件和VHDL文件-EDA test sequence signal detector and variable-counter model, project files and VHDL files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:914647
    • 提供者:邓泽林
  1. EDA

    0下载:
  2. 60进制计数器 序列检测器 适用于MAX PLUS2程序开发-60 hexadecimal counter sequence detector for MAX PLUS2 development
  3. 所属分类:Document

    • 发布日期:2017-04-12
    • 文件大小:995
    • 提供者:cross
  1. VHDLbh

    0下载:
  2. 带获胜音乐的拔河游戏机,用计数器 译码器组成-With winning the tug-of-war music video game
  3. 所属分类:Game Program

    • 发布日期:2017-04-04
    • 文件大小:497046
    • 提供者:tommy
  1. VHDL

    0下载:
  2. eda课程,包括数码管显示,可变步长计数器的编写-eda courses, including digital display, variable-step preparation of counter
  3. 所属分类:File Formats

    • 发布日期:2017-04-27
    • 文件大小:384731
    • 提供者:lxc
  1. EDA

    0下载:
  2. 含计数使能、异步复位和计数值并行预置功能4位加法计数器-EDA Electronics Design Automation
  3. 所属分类:Document

    • 发布日期:2017-03-25
    • 文件大小:276415
    • 提供者:
  1. 24

    0下载:
  2. 简单的数字时钟EDA设计,并通过电路的仿真和硬件验证,进一步了解计数器的特征和功能。-Simple digital clock EDA design, and through circuit simulation and hardware verification, and further understanding of the characteristics and functions of counters.
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-14
    • 文件大小:3451891
    • 提供者:xxy
  1. EDA

    0下载:
  2. EDA实验讲义GK 包含GW48 EDA系统使用说明以及许多实例。比如有时钟使能的两位十进制计数器原理图输入设计、用状态机对ADC0809的采样控制电路实现、硬件电子琴电路设计-EDA experimental GK notes GW48 EDA system contains, as well as many examples of use. For example, there are two clock-enabled input decimal counter schematic des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:157361
    • 提供者:lsp
  1. PPT

    0下载:
  2. 大学EDA课程的课件以及课后部分习题的程序。包括最基本的加法器、计数器、LED显示以及部分高级VHDL程序。-University of EDA software programs, as well as some after-school exercise procedures. Including the most basic adder, counter, LED display, as well as some high-level VHDL procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8547157
    • 提供者:寂静的璀璨
  1. EDA

    0下载:
  2. 基于MAX PLUS 2 FPGA 依据状态机结构的10禁止计数器 内附其仿真图-MAX PLUS 2 FPGA based state machine based on the structure of the 10 counter containing the prohibition of the simulation map
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:11549
    • 提供者:yuqingwei
  1. cnt10

    0下载:
  2. 这个是eda写10位计数器的示范程序,在试验箱上运行成功-This is eda wrote 10 counter demonstration program, run successfully in the test chamber
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:139325
    • 提供者:吴恒
  1. eda

    0下载:
  2. 计数器 此程序完成从零开始到9的计数功能呢个 用VHDL语言编写-counter you kan use the program to count from 1 to 9 and the program is free
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:206211
    • 提供者:王明
  1. EDA

    0下载:
  2. 计数器的程序,eda编程用的,vhdl语言编程,大家下载看看吧-Program counter, eda programming used, vhdl programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:373493
    • 提供者:肄园
  1. EDA

    0下载:
  2. EDA频率计数器十进制计数器,通信工程专业-EDApinivjishuqi
  3. 所属分类:Other systems

    • 发布日期:2017-03-31
    • 文件大小:920441
    • 提供者:袁璇
  1. EDA

    0下载:
  2. VHDL语言 用计数器实现分频器 N分频器-VHDL language implementation with a counter N divider divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3033
    • 提供者:xiaojing
  1. Four-binary-adder

    0下载:
  2. 程序1:4位二进制加法计数器(EDA实验中用到的)-Four binary adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:527
    • 提供者:denwei0011
  1. EDA

    0下载:
  2. EDA实验源代码、主要为加减计数器、译码器、编码器等-EDA test source code, mainly for the addition and subtraction counter, decoder, encoder, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:534944
    • 提供者:赵飞
  1. 计数器

    0下载:
  2. 一个简单的计数器,用于eda实验,电子技术综合实验(A simple Digital counter)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:10240
    • 提供者:左城梦
  1. 4位全加器 计数器等程序

    0下载:
  2. EDA仿真工具使用的,进行EDA开发的多个程序; 包括:4位全加器,12分频,128分频,篮球计数秒表(部分),计数器; 可以搭配EDA仿真软件使用,也可以搭配开发板使用;(EDA simulation tools used for EDA development of multiple programs; Including: 4 bit full adder, 12 frequency division, 128 frequency division, basketball cou
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:1024
    • 提供者:李云龙777
« 12 3 4 »
搜珍网 www.dssz.com